基于FPGA的高速A/D轉(zhuǎn)換芯片ADC08D1000應(yīng)用

　　(6)DES使能(地址Dh)

　　位15：DES使能：置“1”配置雙邊沿采樣模式。置“0”配置單邊沿采樣模式。默認(rèn)為“0”。

　　位14：自動(dòng)時(shí)鐘相位控制。置“1”時(shí)打開自動(dòng)時(shí)鐘相位控制，此時(shí)，DES粗調(diào)和微調(diào)失效。一個(gè)相位檢測(cè)電路被用來保證I路和Q路的采樣邊沿相差180°。置“O”時(shí)關(guān)閉自動(dòng)時(shí)鐘相位控制，I路和Q路的采樣邊沿相位差由DES粗調(diào)和微調(diào)值來設(shè)定，默認(rèn)為“0”。

　　位13：0，必須為“1”。

　　(7)DES粗調(diào)(地址Eh)

　　位15：輸入選擇，置“0”時(shí)I路用于雙邊沿采樣，置“1”時(shí)Q路用于雙邊沿采樣。默認(rèn)為“0”。

　　位14：調(diào)整方向選擇，置“0”時(shí)，I路滯后于Q路；

　　置“1”時(shí)，Q路滯后于I路。默認(rèn)為“0”。

　　位13：11：粗調(diào)幅度，步進(jìn)為20 ps。默認(rèn)為“000”。

　　位10：0：必須為“1”。

　　(8)DES微調(diào)(地址Fh)

　　位15：7，微調(diào)幅度。步進(jìn)為0．1 ps。默認(rèn)為00h。

　　位6：0，必須為“1”。

　　以雙邊沿采樣、650 mV(峰峰值)、低邊沿SDR非低功耗模式為例，用VHDL語言配置如下：

　　4 結(jié) 語

　　ADC08D1000在滿足超高速采樣的情況下各種性能都有很好的表現(xiàn)。采樣精度高，出錯(cuò)概率小，功耗較低，正常運(yùn)行下功耗不超過1．6 W，低功耗模式下不超過20 mW。工作模式靈活，可以根據(jù)需要配置成多種工作方式。在衛(wèi)星機(jī)頂盒、測(cè)量?jī)x器、射頻采樣等中高端的各種需要高速采樣的場(chǎng)合值得推薦使用。