基于FPGA的PCI總線接口原理研究與設(shè)計

　　address_compare：process(pci_rst，pci_clk)，主要內(nèi)容是對地址譯碼，判斷地址是否在從設(shè)備空間，如果在此空間則可做下一步動作，否則不做其他動作。

　　從以上分析過程可以得到整個設(shè)計思路如下：在時鐘的上升沿采樣FRAME#、地址和命令，如果FRAME#有效則譯碼地址和命令，如果總線命令為011x，并且總線上的地址在目標(biāo)地址范圍內(nèi)，表明這是對本設(shè)備的存儲器操作；或者總線命令為101x，且IDSEL信號有效，表明這是對本設(shè)備配置空間的操作。在這兩種情況下，根據(jù)總線命令的最后一位確定是讀操作還是寫操作，有效DEVSEL#和TRDY#信號，開始數(shù)據(jù)傳輸；并在傳輸過程中采樣FRAME#和IRDY#信號，確認(rèn)最后一個數(shù)據(jù)周期，無效DEVSEL#和TRDY#信號，結(jié)束數(shù)據(jù)傳輸。

　　通過以上設(shè)計，在MAX+PLUSII環(huán)境下的其中一組模擬結(jié)果如圖2所示。

　　結(jié)束語

　　本文給出了在PCI總線上利用FPGA技術(shù)設(shè)計PCI總線接口的設(shè)計方案。利用這項技術(shù)可以將自己的的算法技術(shù)和一些軟件做成硬件，固化到卡上，這樣既提高了運行速度，也可以保護知識產(chǎn)權(quán)。