對(duì)基于FPGA的高斯白噪聲發(fā)生器的研究與設(shè)計(jì)

　　從圖5和圖6可以看出，基于FPGA的m序列發(fā)生算法，F(xiàn)IR濾波算法和DDS算法，通過數(shù)／模轉(zhuǎn)換和低通放大后，本文設(shè)計(jì)的噪聲發(fā)生器產(chǎn)生的5 MHz噪聲的3 dB，帶寬為4．8 MHz，帶內(nèi)平坦度為±1．5 dB，輸出噪聲的統(tǒng)計(jì)特性服從高斯分布，滿足了設(shè)計(jì)需要。

　　4 結(jié) 語(yǔ)

　　設(shè)計(jì)了一種基于FPGA高斯白噪聲發(fā)生器，分析了該種噪聲發(fā)生器所用的m序列發(fā)生算法，F(xiàn)IR數(shù)字濾波算法和DDS算法，可產(chǎn)生帶寬為3～66 MHz，步進(jìn)3 MHz，幅度8位可調(diào)的高斯白噪聲；采用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)噪聲發(fā)生器的設(shè)計(jì)，在Altera公司的QuartusⅡ軟件環(huán)境下，實(shí)現(xiàn)了基于FPGA的m序列產(chǎn)生模塊、FIR數(shù)字濾波器模塊、DDS模塊和合成模塊，通過數(shù)／模轉(zhuǎn)換器和低通放大，得到了可用于雷達(dá)系統(tǒng)和通信信道測(cè)試的高斯白噪聲信號(hào)。實(shí)驗(yàn)結(jié)果驗(yàn)證了本文設(shè)計(jì)的有效性。