內(nèi)嵌ARM核的FPGA芯片EPXA10

　　3.1 圖像的驅(qū)動(dòng)

　　3.1.1 CMOS圖像傳感器的驅(qū)動(dòng)

　　要使CMOS圖像傳感器的成像，必須設(shè)計(jì)正確的驅(qū)動(dòng)時(shí)序，包括行同步、列同步、場(chǎng)同步及曝光時(shí)間設(shè)定等時(shí)序。利用FPGA邏輯編程簡單的特點(diǎn)，用硬件描述語言Verilog HDL編程，可在FPGA中實(shí)現(xiàn)CMOS圖像傳感器的驅(qū)動(dòng)時(shí)序，該驅(qū)動(dòng)時(shí)序的仿真結(jié)果如圖3所示。圖中，ld_y為行選通信號(hào)；ld_x為列選通信號(hào)；cal為場(chǎng)選通信號(hào)；clk_adc為內(nèi)部A/D轉(zhuǎn)換器所需的時(shí)鐘；addr為行列地址線；sys_reset為曝光時(shí)間設(shè)定信號(hào)；s和r為內(nèi)部放大器選通信號(hào)。

　　3.1.2 圖像的采集

　　CMOS圖像傳感器輸出的信號(hào)為數(shù)字信號(hào)（即數(shù)字圖像數(shù)據(jù)），所以圖像的采集要通過FPGA中的數(shù)據(jù)接收模塊將圖像數(shù)據(jù)保存到片外SDRAM中。數(shù)據(jù)接收模塊狀態(tài)機(jī)如圖4所示。標(biāo)志Flag為1，開始采集數(shù)據(jù)。因?yàn)镃MOS圖像傳感器在每個(gè)A/D轉(zhuǎn)換時(shí)鐘周期輸出一個(gè)數(shù)據(jù)（如圖3所示），接收模塊也相應(yīng)地設(shè)計(jì)成一個(gè)時(shí)鐘接收周期接收一個(gè)數(shù)據(jù)（Burst狀態(tài)），這樣就發(fā)揮了FPGA對(duì)大量數(shù)據(jù)處理速度快的優(yōu)勢(shì)。

　　3.1.3 圖像的顯示

　　ARM將SDRAM中的圖像數(shù)據(jù)經(jīng)串口傳給計(jì)算機(jī)，在計(jì)算機(jī)中用VC++語言編寫串口協(xié)議和圖像顯示程序，將CMOS圖像傳感器采集到圖像顯示在屏幕上，以便于監(jiān)測(cè)驗(yàn)證。

　　3.2 圖像的處理

　　本系統(tǒng)采用的圖像處理算法基于Sobel邊緣檢測(cè)算子。圖像的邊緣是由灰度不連續(xù)性所反映的，是的最基本信息。邊緣檢測(cè)算子檢查每個(gè)像素的的領(lǐng)域并對(duì)灰度變化率進(jìn)行量化，也包括方向的確定，大多數(shù)使用基于方向?qū)?shù)掩模求卷積的方法。就sobel算子而言，如圖55所示，采用了兩個(gè)3×3卷積核形成邊緣算子模板，緊鄰中心像素的像素有4個(gè)，和中心像素成斜對(duì)角的像素也有4個(gè)，距離中心素近的模板值的系數(shù)為2，成斜對(duì)角的比較遠(yuǎn)，所以其系數(shù)為1，該系數(shù)反映了這樣一點(diǎn)：領(lǐng)域?qū)Ξ?dāng)前像素的灰度梯度的影響程度越近影響越大，越遠(yuǎn)影響越小。圖像中的每個(gè)點(diǎn)都用這兩個(gè)核做卷積，一個(gè)核對(duì)垂直邊緣響應(yīng)最大，而另一個(gè)核對(duì)水平邊緣響應(yīng)最大，兩個(gè)卷積的最大值作為該點(diǎn)的輸出位，反映了當(dāng)前位置灰度梯度（圖像邊緣）的主要方向和大小。運(yùn)算結(jié)果反饋了一幅邊緣幅度圖像。