內(nèi)嵌ARM核的FPGA芯片EPXA10

　　因?yàn)榕臄z的圖像邊1024×1024，采用的Sobel算子為3×3模板，所以圖像周邊的一圈像素（第1行、第1024行、第1列、第1024列）保持原灰度值。在圖像的第2行2列到1023行1023列的范圍內(nèi)，用圖5所示的算子模板進(jìn)行掃描計(jì)算，即當(dāng)前像素和與當(dāng)前像素相鄰的8個(gè)像素，分別與模板中位置相應(yīng)的8個(gè)系數(shù)相乘，累加這9個(gè)乘積結(jié)果，就得到針對(duì)某一方向的灰度梯度。比較兩個(gè)方向的計(jì)算結(jié)果，取量大者作為當(dāng)前位置的灰度梯度。圖7為圖6經(jīng)過(guò)Sobel算子進(jìn)行邊緣提取后得到的圖像。該算法在ARM中是基于C語(yǔ)言實(shí)現(xiàn)的，體現(xiàn)了ARM軟件編程靈活的特點(diǎn)。

　　3.3 試驗(yàn)結(jié)果

　　圖6是成功驅(qū)動(dòng)CMOS圖像傳感器后拍攝的景物圖像，可見圖像非常清晰。本文介別針對(duì)Soble算子進(jìn)行了基于PC機(jī)和基于ARM的實(shí)現(xiàn)，圖7為圖6經(jīng)過(guò)ARM中的Sobel算子的邊緣提取結(jié)果，圖8為圖6經(jīng)過(guò)PC機(jī)中Sobel算子的邊緣提取結(jié)果，圖9為圖7和圖8逐像素的比較結(jié)果。可見兩種實(shí)現(xiàn)方法得到的結(jié)果完全一致，說(shuō)明了基于ARM的Sobel算子的實(shí)現(xiàn)是正確的。

　　上述驅(qū)動(dòng)和處理系統(tǒng)如果僅用FPGA來(lái)實(shí)現(xiàn)，算法部分的實(shí)現(xiàn)會(huì)比較復(fù)雜；如果僅用ARM來(lái)實(shí)現(xiàn)，驅(qū)動(dòng)時(shí)序的設(shè)計(jì)也會(huì)非常困難。面采用內(nèi)嵌ARM核的FPGA芯片EPXA10，單片就實(shí)現(xiàn)了上述系統(tǒng)，大大減小了設(shè)計(jì)的難度和電路的復(fù)雜性，同時(shí)也減小了硬件電路的體積和功耗，在系統(tǒng)小型化方面有著獨(dú)特的優(yōu)勢(shì)。由于EPXA10集成了先進(jìn)的ARM922T處理器器以及高密度的FPGA，所以在不增加體積和改進(jìn)硬件電路的情況下，可以實(shí)現(xiàn)更加復(fù)雜的圖像處理算法和硬件控制邏輯設(shè)計(jì)，具有很強(qiáng)的系統(tǒng)擴(kuò)展?jié)摿Α＿@種嵌入式方案必將成為集成電路的發(fā)展趨勢(shì)，將會(huì)在未來(lái)較短的時(shí)間里得到快速的發(fā)展。