一篇關(guān)于IC設(shè)計(jì)的好文章
作者：
時(shí)間：2013-06-15
來(lái)源：網(wǎng)絡(luò)
收藏
英飛凌汽車電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車電子
技術(shù)方案與實(shí)用技巧
else if (nfsr==2'b10) // if system in operation status;
begin if (j=1) begin j=j+1; end
if (j==1) begin
for (i=0;i=10;i=i+1) //every bit would be xor with register5a
begin //then right-move;
if (register5a[4]^address_endpoint[i])
begin register5a=register5a1; register5a=register5a^ register5b; end else begin register5a=register5a1; end
end
end
end
end
endmodule
圖FIG6是對(duì)其使用MODELSIM邏輯仿真工具所生成的波形;
下面是使用synopsys公司的綜合工具DESIGN CPMPILER綜合生成的網(wǎng)表文件(基于TSMC的0.35um CMOS數(shù)字電路庫(kù),注意僅僅選取整個(gè)網(wǎng)表的一部分作為示意);:
module crc5 ( sysclk, nfsr, address_endpoint, sout_crc5, en_crc5);
input [10:0] address_endpoint; input[1:0] nfsr; input sysclk, en_crc5; output [4:0] sout_crc5;
wire j[1] , register5b[4] , register5a[3] , register5a[1] , register5b[2] , register5a[4] , register5a[0] , register5b[3] ,
n768[0] , j[0] , register5a[2] , register5b[1] , n899, n900, n901,..... n1041;
RS_ND2_A U458 ( .O(n973), .I1(register5b[2] ), .I2(n1003) );
........
RS_XNR2_A U464 ( .O(n907), .I1(address_endpoint[0]), .I2(register5a[4] ) );
.......
RS_XOR2_A U467 ( .O(n919), .I1(n938), .I2(n917) );
.......
RS_INV_A U472 ( .O(n1002), .I(n921) );
.......
RS_XOR2_A U476 ( .O(n921), .I1(n939), .I2(n918) );
.......
RS_AN2_B U556 ( .O(n899), .I1(n1001), .I2(n908) );
.......
RS_DFF_B j_reg[1] ( .Q(j[1] ), .D(n899), .CK(sysclk) );
RS_DFF_B j_reg[0] ( .Q(j[0] ), .D(n1031), .CK(sysclk) );
RS_DFF_B register5a_reg[4] ( .Q(register5a[4] ), .QB(sout_crc5[4]) , .D( n1032), .CK(sysclk) );
.......
endmodule
design compiler綜合生成的門級(jí)電路圖。
對(duì)數(shù)位和模擬工程師而言，廠家?guī)焓窃O(shè)計(jì)的基礎(chǔ)，生成的門級(jí)電路的模擬輸出特性或是數(shù)字邏輯是否正確，都須以綜合后仿真為依據(jù)。如果沒(méi)有達(dá)到自己想要的結(jié)果或是電路過(guò)于復(fù)雜，就必須再回頭重新調(diào)整自己原先的設(shè)計(jì)。因而數(shù)位和模擬工程師 的工作總是遵循這樣的法則：VHDL或VERILOG HDL描述（或圖形輸入）—前仿真—— 綜合——后仿真——修改語(yǔ)言描述（或圖形輸入）；而網(wǎng)表文件則是IC設(shè)計(jì)EDA工具可以識(shí)別的標(biāo)準(zhǔn)語(yǔ)言。
(3)layout設(shè)計(jì)可能是IC TERM中最需藝術(shù)家氣質(zhì)的工作。只是他必須嚴(yán)格按照代工廠所提供的設(shè)計(jì)規(guī)則(design rule)來(lái)繪制版圖，或編寫(xiě)布局布線的約束文件。有兩種版圖設(shè)計(jì)的方法：直接的手工布局布線和EDA工具的自動(dòng)布局布線。對(duì)ASIC和通用IC電路而言，經(jīng)驗(yàn)豐富layout工程師的手工操作意味著比自動(dòng)布局布線更緊湊合理的電路結(jié)構(gòu)，更小的芯片面積，更短的線延遲和更高的后仿真成功率；而自動(dòng)布局布線則意味著更短的設(shè)計(jì)周期，更少的人力資源投入；
圖FIG10為上述2.5G D觸發(fā)器的手工layout的版圖；(采用TSMC的0.18um六層布線 Cu CMOS工藝標(biāo)準(zhǔn),標(biāo)準(zhǔn):CMOS018 design rule) 一個(gè)優(yōu)秀的layout工程師可能同時(shí)掌握物理驗(yàn)證(DRC,ERC)和參數(shù)提取(LVS)工具;設(shè)計(jì)規(guī)則檢測(cè)用于檢查一個(gè)版圖是否符合芯片加工廠的工藝約束,而參數(shù)提取則將在前仿真中沒(méi)有考慮到的寄生的RC(電阻電容)參數(shù)從生成的版圖中提取出來(lái),反標(biāo)到網(wǎng)表文件中供模擬和數(shù)位工程師做版圖后仿真之用.模擬和數(shù)位工程師根據(jù)包含了寄生參數(shù)的網(wǎng)表文件來(lái)調(diào)整已有的設(shè)計(jì)以達(dá)到項(xiàng)目要求的物理,電氣特性和邏輯功能.然后再將仿真后網(wǎng)表送到layouter手中進(jìn)行重新的布局布線;這樣的循環(huán)往往要來(lái)回?cái)?shù)次才能得到滿意的結(jié)果. 實(shí)際的情況往往是版圖設(shè)計(jì)師和驗(yàn)證設(shè)計(jì)師各司其職，只是他們統(tǒng)稱為layout工程師； 為設(shè)計(jì)出高效專業(yè)的版圖,進(jìn)行正確的物理驗(yàn)證和參數(shù)提取,layout工程師必須非常熟悉半導(dǎo)體工藝及其原理,熟悉代工廠的工藝細(xì)節(jié),精通工廠提供的設(shè)計(jì)規(guī)則.layo ut設(shè)計(jì)師是一個(gè)term中和工藝關(guān)系最密切的環(huán)節(jié)； layout的經(jīng)驗(yàn)是設(shè)計(jì)師最可寶貴的財(cái)產(chǎn);
（4）TEST engineer;眾所周知，現(xiàn)代IC的發(fā)展已經(jīng)使得測(cè)試占到整個(gè)設(shè)計(jì)成本的 30%左右。設(shè)計(jì)的可測(cè)試性以及樣片的測(cè)試成為產(chǎn)品的重要方面。所謂可測(cè)性即在設(shè)計(jì)階段，為了芯片性能測(cè)試和工藝正確性測(cè)試的需要，設(shè)計(jì)師必須在芯片上加入大量的與功能無(wú)關(guān)的測(cè)試電路。有時(shí)這種測(cè)試版圖甚至超過(guò)功能模塊的面積！樣片測(cè)試則是在預(yù)投片后對(duì)芯片樣品進(jìn)行細(xì)致的預(yù)定功能測(cè)試。測(cè)試手段的不斷進(jìn)步使得芯片的功耗分析、熱分析、功能分析、信號(hào)完整性分析等等的精度和涵蓋的范圍愈來(lái)愈深入和廣泛；而用于測(cè)試的設(shè)備儀器和軟件投入也愈來(lái)愈大。 測(cè)試工程師的工作結(jié)果是一個(gè)設(shè)計(jì)是否成功的標(biāo)準(zhǔn)依據(jù)。
(5)經(jīng)驗(yàn)豐富的項(xiàng)目主管
技術(shù)主管首先是資深A(yù)SIC設(shè)計(jì)工程師（Junior ASIC Design Engineers），
4.雄厚的經(jīng)濟(jì)基礎(chǔ)
5.結(jié)論
從項(xiàng)目論證到選擇合適的實(shí)現(xiàn)方法，從使用不同的EDA工具到分配合理的人力資源。集成電路設(shè)計(jì)的每一個(gè)環(huán)節(jié)都相互關(guān)聯(lián)和影響，都是關(guān)系產(chǎn)品成敗不可或缺的因 素。我國(guó)的微電子技術(shù)在50、60年代并不比美日差，那時(shí)半導(dǎo)體技術(shù)研究有“遍地開(kāi)花”之說(shuō)。但因?yàn)榉N種原因（比如政策上的和大環(huán)境上的）使的我們今天已經(jīng)遠(yuǎn)遠(yuǎn)落后于美國(guó)、日本、韓國(guó)等國(guó)家和我國(guó)的臺(tái)灣地區(qū)?，F(xiàn)在國(guó)家開(kāi)始逐漸重視IC產(chǎn)業(yè)；加入WTO有望打破日美發(fā)達(dá)國(guó)家對(duì)我們的技術(shù)封鎖；國(guó)內(nèi)有豐富的人力資源；很多著名的半導(dǎo)體廠商開(kāi)始在大陸投資建廠、設(shè)立研究機(jī)構(gòu)......這些為我國(guó)微電子產(chǎn)業(yè)的快速啟動(dòng)和發(fā)展創(chuàng)造了前所未有的有利條件。國(guó)內(nèi)的微電子行業(yè)如何迎接挑戰(zhàn)，如何在落后日美10年的情況下迎頭趕上？我認(rèn)為是一個(gè)很值得研究的課題。但我們堅(jiān)信只要可以很好的解決這個(gè)課題;國(guó)家加大對(duì)微電子行業(yè)的投資力度;設(shè)立有效的IC設(shè)計(jì)和生產(chǎn)人力資源管理和使用制度，吸引更多的人加入到IC產(chǎn)業(yè)并減少每年白白流失到國(guó)外的IC設(shè)計(jì)人才（由于國(guó)外的IC產(chǎn)業(yè)的報(bào)酬都很高，如清華、中科院、復(fù)旦等學(xué)校的大量IC人才流失到國(guó)外）；鼓勵(lì)基礎(chǔ)研究和與國(guó)外先進(jìn)技術(shù)廠商加強(qiáng)技術(shù)和學(xué)術(shù)交流；借鑒韓國(guó)和臺(tái)灣在微電子產(chǎn)業(yè)發(fā)展方面的經(jīng)驗(yàn)教訓(xùn)；不盲目地上馬項(xiàng)目，腳踏實(shí)地地努力；我想正如臺(tái)灣UMC首席技術(shù)教授、中科院外籍院士、DRAM 器件的發(fā)明人施敏先生所說(shuō)：“不出10年大陸的微電子產(chǎn)業(yè)就會(huì)趕超臺(tái)灣”。
晶體管相關(guān)文章:晶體管工作原理
晶體管相關(guān)文章:晶體管原理
評(píng)論