時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(三)
3.3采樣與存儲設計
要將模擬的脈沖信號顯示到液晶屏上,必須通過數(shù)據(jù)采集系統(tǒng)來實現(xiàn)。首先通過模數(shù)轉(zhuǎn)換器,將模擬信號轉(zhuǎn)換成數(shù)字信號,再將數(shù)字信號做相應的處理后,通過ARM將數(shù)字信號送到顯示屏。
3.3.1模數(shù)轉(zhuǎn)換器
在已知的早期的手持式數(shù)字示波器中,模數(shù)轉(zhuǎn)換器常采用的是AD9288[26」,其采樣率只有100MSPS,即使在拼合的情況下也只有200MSPS.本系統(tǒng)要求的最高采樣率為250MSPS,采樣精度為8位。ADI公司有兩款這樣的模數(shù)轉(zhuǎn)換器滿足上述要求,分別為AD9480和AD9481,這兩款ADC器件外觀基本上一樣,而只是在數(shù)字信號輸出方式上完全不同,分別具有以下特點:
AD9480:
◢單通道模數(shù)轉(zhuǎn)換通道,250MSPS
◢模擬通道帶寬:750MHZ
◢最大功耗590mV(250MSPS)
◢數(shù)據(jù)輸出為LVDS(低壓差分信號)形式,頻率與采樣頻率相同
◢帶同步輸出時鐘
優(yōu)點:LVDS輸出,抗噪聲和干擾強,且對系統(tǒng)干擾小。
缺點:功耗高,輸出必須與對應的LVDS接口相連,通用性不強。
AD9481:
◢單通道模數(shù)轉(zhuǎn)換通道,250MSPS
◢模擬通道帶寬:750MHz
◢最大功耗439mW(250MSPS)
◢數(shù)據(jù)輸出為COMS電平形式,交替輸出,頻率為采樣頻率二分之一
◢帶同步輸出時鐘,有數(shù)據(jù)同步控制端
優(yōu)點:功耗低,輸出端頻率低,輸出與TTUCMOS兼容;可實現(xiàn)數(shù)據(jù)拼和。
缺點:CMOS輸出抗干擾性不強,同時也容易產(chǎn)生電磁干擾經(jīng)過對功耗、接口方式、可實現(xiàn)性的考慮,
本設計采用了AD9481作為模數(shù)轉(zhuǎn)換器,來完成對脈沖信號的高速采樣。AD9481的具體
評論