時域反射儀的硬件設計與實現(xiàn)----關鍵電路設計(三)
在ARM讀取RAM內部的數(shù)據(jù)時,此時RAM計數(shù)器的計數(shù)時鐘已經換成由ARM來提供,即ARM通過I/O口產生一個上升沿信號,送給地址計數(shù)器。在讀取數(shù)據(jù)的時候,RAM地址計數(shù)器并不是從零開始從新計數(shù),而是繼續(xù)從D點所在的地址繼續(xù)計數(shù),則D+1號地址所對應的數(shù)據(jù)應該是被認為在整個儲存深度(3K)中的第一個數(shù)據(jù),從D+l到C點則為1K的預觸發(fā)數(shù)據(jù),從C到D則為后觸發(fā)數(shù)據(jù)。因此根據(jù)觸發(fā)信號到來的偶然性,每一次從RAM中讀取數(shù)據(jù)時,C點和D點所對應的RAM的地址不一定都相同,但是ARM從RAM中讀回的數(shù)據(jù),經過從新排列,保證每次采集到的數(shù)據(jù)的前1K點就是預觸發(fā)數(shù)據(jù)。這樣經過軟件處理顯示到屏幕上以后,波形不僅可以前后移動,同時也保證了觸發(fā)的穩(wěn)定。
評論