<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 測量并抑制存儲(chǔ)器件中的軟誤差研究

          測量并抑制存儲(chǔ)器件中的軟誤差研究

          作者: 時(shí)間:2012-05-25 來源:網(wǎng)絡(luò) 收藏
          熱中子的影響

          本文引用地址:http://www.ex-cimer.com/article/230440.htm

          熱中子有可能是導(dǎo)致軟故障的一個(gè)主要根源,它們所具有的能量一般非常低(約25meV)。這些低能量中子很容易被大量存在于BPSG(硼磷硅酸鹽玻璃)電介質(zhì)層當(dāng)中的B10同位素所俘獲。俘獲中子將導(dǎo)致一個(gè)產(chǎn)生裂變的鋰、一個(gè)α粒子和一根γ射線。熱中子只在存在BPSG的情況下才是一項(xiàng)問題。所以熱中子對SER的這一影響可以通過徹底放棄使用B10來抵消。表1為產(chǎn)生軟根源的比較。

          技術(shù)

          器件對軟的敏感度有多種方法。一種方法是加速,另一種方法涉及系統(tǒng)級測量。測試地點(diǎn)所處的地理位置對于最終獲得的數(shù)據(jù)有著很大的影響。為了最大限度地減小不同公司之間的測量數(shù)據(jù)差異,并在不同的產(chǎn)品售主之間維持一個(gè)公共的基準(zhǔn)點(diǎn),業(yè)界采取的標(biāo)準(zhǔn)是讓所有的售主公布其調(diào)整至紐約市/海平面這一地理位置的SER FIT率。

          加速SER數(shù)據(jù)測量有兩種方法:α粒子加速測試和宇宙射線加速測試。器件對α粒子的敏感性可通過在去封頭芯片上布設(shè)一個(gè)釷或鈾離子源,并測量某一特定時(shí)間內(nèi)的總失調(diào)數(shù)以及推斷Fit/Mbits的方法來測定。

          上述的兩種加速數(shù)據(jù)測量法是對FIT率的一個(gè)合理的近似,但往往夸大了實(shí)際的故障率。加速數(shù)據(jù)可被用作計(jì)算一個(gè)系統(tǒng)SER測量所需總時(shí)間的良好近似。

          另一方面,系統(tǒng)SER測量需要在電路板上布設(shè)數(shù)以千計(jì)的器件,并對系統(tǒng)進(jìn)行連續(xù)監(jiān)控,以測量所產(chǎn)生的失調(diào)的總數(shù)。系統(tǒng)SER是α粒子和宇宙射線SER的累積,而且,該數(shù)據(jù)在很大程度上取決于系統(tǒng)所處的地理位置。消除一個(gè)系統(tǒng)中的α粒子-宇宙射線影響的良策之一是在把系統(tǒng)置于數(shù)米深的地下(此時(shí)宇宙射線的影響可以忽略)的情況下進(jìn)行數(shù)據(jù)測量,并隨后在高海拔上(此時(shí)α粒子的影響完全可以忽略不計(jì))對系統(tǒng)實(shí)施監(jiān)控。

          系統(tǒng)軟率測量成本相當(dāng)昂貴,常常由售主從技術(shù)(而不是器件)的層面上來進(jìn)行,旨在縮減成本。

          抑制SER

          降低SER的方法分為幾類,包括工藝變更(埋層、三層阱等)、電路強(qiáng)化(阻性反饋、在存儲(chǔ)節(jié)點(diǎn)上設(shè)置較高的電容、較高的驅(qū)動(dòng)電壓等)、設(shè)計(jì)強(qiáng)化(冗余等)和系統(tǒng)級變更。

          系統(tǒng)級對策

          在系統(tǒng)級上,可根據(jù)讀操作來進(jìn)行誤差檢測和校正,并通過使SRAM的延遲(等待時(shí)間)略有增加的方法來抑制SRAM的SER上升。這樣可對數(shù)據(jù)進(jìn)行一位誤差校正并報(bào)告多位誤差。還可以借助系統(tǒng)和架構(gòu)設(shè)計(jì)來實(shí)現(xiàn)某些改進(jìn)。拓?fù)湮粓D可以按照使一個(gè)實(shí)際的多位事件在一個(gè)字節(jié)中導(dǎo)致一個(gè)多位或一位誤差的方式來構(gòu)成。ECC在校正一位誤差方面是非常有效的,但采用它同時(shí)也意味著芯片面積將至少增加20%。

          器件工藝/封裝級對策

          從器件設(shè)計(jì)的角度來看,抑制SER并增強(qiáng)器件對SER的抵御能力的途徑之一是增加存儲(chǔ)單元中所存儲(chǔ)的臨界電荷量。人們注意到,PMOS門限電壓可減少存儲(chǔ)單元的恢復(fù)時(shí)間,這間接起到了提高SER抵御能力的作用。另外,在發(fā)生軟誤差期間所產(chǎn)生的電荷可利用埋入式結(jié)點(diǎn)(三層阱架構(gòu))來驅(qū)散,以增加遠(yuǎn)離放射性區(qū)的再結(jié)合。這將生成一個(gè)與NMOS耗盡層方向相反的電場,并強(qiáng)制電荷進(jìn)入襯底。然而,這種三層阱架構(gòu)只是在輻射發(fā)生于NMOS區(qū)域中的時(shí)候才能起到一定的補(bǔ)救作用。

          接地電阻相關(guān)文章:接地電阻測試方法




          關(guān)鍵詞: 測量 存儲(chǔ)器 誤差

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();