電路板制板可測(cè)試性技術(shù)分析

　電路板制板可測(cè)試性的定義可簡(jiǎn)要解釋為：電路板測(cè)試工程師在檢測(cè)某種元件的特性時(shí)應(yīng)該盡可能使用最簡(jiǎn)單的方法來測(cè)試，以確定該元件能是否到達(dá)預(yù)期的功能需求。進(jìn)一步含義即：

　　1檢測(cè)產(chǎn)品是否符合技術(shù)規(guī)范的方法簡(jiǎn)單化到什么程度？

　　2編制測(cè)試程序能快到什么程度？

　　3發(fā)現(xiàn)產(chǎn)品故障全面化到什么程度？

4接入測(cè)試點(diǎn)的方法簡(jiǎn)單化到什么程度？

　　過去，若某一產(chǎn)品在上一測(cè)試點(diǎn)不能測(cè)試，那么這個(gè)問題就被簡(jiǎn)單地推移到直一個(gè)測(cè)試點(diǎn)上去。如果產(chǎn)品缺陷在生產(chǎn)測(cè)試中不能發(fā)現(xiàn)，則此缺陷的識(shí)別與診斷也會(huì)簡(jiǎn)單地被推移到功能和系統(tǒng)測(cè)試中去。

　　相反地，今天人們?cè)噲D盡可能提前發(fā)現(xiàn)缺陷，它的好處不僅僅是成本低，更重要的是今天的產(chǎn)品非常復(fù)雜，某些制造缺陷在功能測(cè)試中可能根本檢查不出來。例如某些要預(yù)先裝軟件或編程的元件，就存在這樣的問題。（如快閃存儲(chǔ)器或ISPs：In-SystemProgrammableDevices系統(tǒng)內(nèi)可編程器件）。這些元件的編程必須在研制開發(fā)階段就計(jì)劃好，而測(cè)試系統(tǒng)也必須掌握這種編程。

　　測(cè)試友好的電路設(shè)計(jì)要費(fèi)一些錢，然而，測(cè)試?yán)щy的電路設(shè)計(jì)費(fèi)的錢會(huì)更多。測(cè)試本身是有成本的，測(cè)試成本隨著測(cè)試級(jí)數(shù)的增加而加大；從在線測(cè)試到功能測(cè)試以及系統(tǒng)測(cè)試，測(cè)試費(fèi)用越來越大。如果跳過其中一項(xiàng)測(cè)試，所耗費(fèi)用甚至?xí)?。一般的?guī)則是每增加一級(jí)測(cè)試費(fèi)用的增加系數(shù)是10倍。通過測(cè)試友好的電路設(shè)計(jì)，可以及早發(fā)現(xiàn)故障，從而使測(cè)試友好的電路設(shè)計(jì)所費(fèi)的錢迅速地得到補(bǔ)償。

　　當(dāng)然，為了達(dá)到良好的可測(cè)試必須考慮機(jī)械方面和電氣方面的設(shè)計(jì)規(guī)程。需要付出一定代價(jià)，但對(duì)整個(gè)工藝流程來說，它具有一系列的好處，因此是產(chǎn)品能否成功生產(chǎn)的重要前提。