Synopsys推出業(yè)界最快的仿真系統(tǒng)

　　　新思科技公司日前宣布：推出業(yè)界最快的仿真系統(tǒng)ZeBu® Server-3。新的Synopsys ZeBu Server-3構建在經(jīng)過驗證的ZeBu Server架構之上，它將性能提高了多達4倍，并使容量提升了3倍。這一等級的性能有助于系統(tǒng)級芯片(SoC)開發(fā)團隊加快硬件/軟件開發(fā)初啟(bring-up)、啟動操作系統(tǒng)(OS)和全芯片驗證，實現(xiàn)更快的上市時間。

　　憑借其全面調試功能、自動化軟件以及與領先驗證和系統(tǒng)級工具流的緊密集成，ZeBu Server-3為復雜SoC驗證提供了一種高產(chǎn)能環(huán)境。它提供了多種驗證使用模式，包括功耗相關(power-aware)仿真、仿真加速、電路在線仿真、可綜合的測試平臺、事務級驗證(TBV)和混合仿真，可根據(jù)項目要求靈活地部署。由于其體積小、重量輕、電源/冷卻要求適度和可靠性高，ZeBu Server-3提供了比任何商用仿真器都低的總擁有成本。ZeBu Server-3提供了業(yè)界最大的設計容量，以基于高密度28納米(nm)FPGA技術的高度可擴展架構，支持最大為三十億門的芯片設計。

　　AMD客戶SoC設計全球副總裁Charles Matar表示：“驗證先進的多核CPU子系統(tǒng)設計必須運行大量的軟件，這相當于發(fā)布之前需完成數(shù)十億個測試周期。我們正為我們的下一代CPU子系統(tǒng)驗證而部署ZeBu Server-3，這是因為ZeBu業(yè)界領先的仿真性能可有助于大大地縮短我們的驗證時間。此外，其低總擁有成本可以使我們便利地擴大安裝規(guī)模。”

　　飛思卡爾半導體數(shù)字網(wǎng)絡業(yè)務部軟件與解決方案技術部副總裁Raja Tabet表示：“我們采用革命性Layerscape™ 架構的網(wǎng)絡QorIQ® SoC設計，采用了一種標準的、具有開放編程模型和軟件感知架構的框架，它使客戶能夠充分地利用潛在的硬件。要構建并驗證這一軟件框架，我們的團隊就需要一個有兆級性能的仿真平臺。利用Synopsys ZeBu Server-3仿真系統(tǒng)實現(xiàn)了這一等級的設計時鐘性能。ZeBu的事務級模型(transactor)組合，加上用于我們長測試場景調試的內置Verdi3 ，使我們能去滿足加速軟件開發(fā)和驗證周期的要求。”

　　帶有完整信號可視性的全面調試功能

　　ZeBu Server-3提供類軟件仿真(simulation-like)調試功能，包括完整信號可視性和高確定性重新運行，以及數(shù)十億時鐘周期系統(tǒng)級測試序列的調試。利用ZeBu中集成的Synopsys Verdi3 這一流行的調試系統(tǒng)，用戶現(xiàn)在可以在進行仿真時快速地分析波形、執(zhí)行事務級調試和訪問與他們所熟悉的軟件仿真相似的強大調試環(huán)境。ZeBu的互動組合信號運算(iCSA)技術支持用戶在幾分鐘內使用Verdi3 提供的完整可視性開始進行調試，而不再等傳統(tǒng)仿真波形發(fā)生器通常所需的幾個小時。ZeBu強大的運行后調試(Post Run Debug)模式消除了對相對較短的邏輯分析儀跟蹤窗口的限制，使用戶能夠重新運行并高確定性地分析任何場景——甚至是嵌入在數(shù)十億個循環(huán)測試中的場景——無需對設計進行重新編譯。

　　支持先進驗證使用模式

　　ZeBu Server-3支持多種使用模式，包括電源管理驗證、仿真加速、嵌入式測試平臺、電路在線仿真(ICE)、事務級驗證(TBV)和利用虛擬原型的混合仿真，以最大限度地提高具有不同要求的整個芯片開發(fā)團隊的靈活性。為了驗證低功耗芯片，ZeBu支持IEEE 1801 Unified Power Format統(tǒng)一功率格式(UPF)對先進低功耗設計結構的精確建模描述，并在Verdi3 中觀察功率相關波形。它還會生成開關活動輸出，支持使用諸如Synopsys的PrimeTime® PX解決方案這樣的工具來實現(xiàn)動態(tài)功耗分析。

　　通過集成SystemC TLM 2.0，ZeBu Server-3支持一種連接到虛擬原型的混合仿真(如與Synopsys的Platform Architect™ 和Virtualizer™ 工具的混合仿真)，可使系統(tǒng)架構設計師和軟件開發(fā)人員使用ZeBu來加速架構優(yōu)化和流片前(pre-silicon)軟件開發(fā)。憑借混合仿真，工程師可以提前幾個星期或幾個月開始軟件開發(fā)，可利用在虛擬原型上運行的高級別處理器模型以及ZeBu中一起運行的RTL代碼，所有運算都在一個高性能環(huán)境中。

　　在許多采用事務級驗證(TBV)的團隊中，其仿真器都與一臺主機上的虛擬測試環(huán)境進行交互。利用高帶寬、低延遲事務級模型以及主機與仿真器之間的高速連接，ZeBu Server-3可以在全速下運行SoC的同時，與主機上的驗證環(huán)境進行交互。ZeBu提供了一整套全面的事務級模型庫、協(xié)議分析器、虛擬器件、虛擬速度適配器和預編譯的存儲器模型，可用來快速搭建一個事務級的驗證環(huán)境。對于自定義的總線或接口，ZeBu ZEMI-3行為級SystemVerilog編譯器可以很方便地創(chuàng)建時鐘周期精確的事務級模型，并與高級C++或SystemVerilog測試平臺交換信息。

　　面向更低總擁有成本的先進架構

　　一部仿真器的性能、容量、可靠性和功率效率與它所采用的芯片的容量密切相關，它代表了被測設計(design-under-test)的能力。由于設計被更少的分割，更大的仿真器芯片通常可以以更高速度運行被測設計，且每一個門所需的功耗也越低。每一代系新的ZeBu Server都通過采用最先進的芯片，充分利用了FPGA容量的持續(xù)快速增加。新的ZeBu Server-3通過利用目前可用的最大器件之一——采用28 nm堆疊硅片互聯(lián)(SSI)技術的Xilinx Virtex-7 XC7V2000T延續(xù)了這一做法。

　　過去，運行一臺仿真器意味著遠超最初系統(tǒng)購買支出的大量開支。ZeBu Server-3的緊湊而高效的硬件平臺是專門針對在標準數(shù)據(jù)中心環(huán)境中運行而設計，其電源、散熱和重量要求與其他數(shù)據(jù)中心設備完全一致。例如，一個3億門的ZeBu Server-3配置只需要20英寸立方的空間，消耗的峰值功率只有2.5 kW，重量不到155磅——比具有類似容量的其他仿真器的需求低很多倍。這意味著ZeBu Server-3通?？梢园惭b在現(xiàn)有設施內，并可使用現(xiàn)有的電力和冷卻基礎設施，而不需要昂貴的建設或空間改造。

　　Synopsys高級副總裁兼驗證產(chǎn)品部總經(jīng)理Manoj Gandhi表示：“驗證一款先進的SoC需要一系列的技術，以及對更高性能和更緊密集成日益增長的需要。作為幫助SoC設計團隊加速上市時間這一整體戰(zhàn)略的一部分，我們在仿真領域做出了重大投資，實現(xiàn)了對未來代系驗證技術的集成，這些技術包括Synopsys的Verdi®、VCS® 和驗證IP(VIP)解決方案，以及Platform Architect、Virtualizer和HAPS® 解決方案等系統(tǒng)級工具。”