新思CEO:28nm后電晶體成本降低速度將趨緩
摩爾定律(Moore’sLaw)將在未來的十年持續(xù)發(fā)展,但每單位電晶體成本下跌的速度將隨之減緩,無法再像過去一樣快速降低了。根據(jù)新思科技董事長兼執(zhí)行長AartdeGeus表示,晶片設(shè)計越來越復(fù)雜,逐漸延緩向更大晶圓的過渡,但也為其他替代技術(shù)開啟了大門。
本文引用地址:http://www.ex-cimer.com/article/235394.htmAartdeGeus的這番評論正好出現(xiàn)在當(dāng)今業(yè)界日益關(guān)注半導(dǎo)體技術(shù)的未來發(fā)展之際。有些業(yè)界觀察家指出,28nm節(jié)點可能會是最后一次還能以新矽晶制程為客戶帶來完整的好處了──更低成本、功耗以及更高性能。
展望未來,「評判的標(biāo)準(zhǔn)將取決于每個電晶體成本降價的速度有多快──這同時也會是良率能多快提升的函數(shù),」AartdeGeus指出,「隨著電晶體降價速度減緩,半導(dǎo)體的價格很可能就必須提高,」才能使晶片制造商得以回收投資。
不過,AartdeGeus也轉(zhuǎn)述英特爾資深院士MarkBohr的看法,他說MarkBohr表示看到一條可邁向7nm節(jié)點的發(fā)展道路,還「可能以某種方式降低每電晶體價格?!?/p>
業(yè)界分析師G.DanHutcheson則指出,目前對于未來節(jié)點的每電晶體成本資料掌握有限。不過,根據(jù)以往的發(fā)展經(jīng)驗,他預(yù)計業(yè)界將能持續(xù)看到成本下降。
Hutcheson指出,由于缺少下一代微影工具,晶圓廠自20nm起就必須為一些晶片層進(jìn)行兩次圖樣(pattern)過程。但微影技術(shù)僅占晶片制造成本的四分之一。
面對未來可能更高的成本,「業(yè)界將竭盡所能的利用目前的28nm節(jié)點,」AartdeGeus表示,「由于利潤并沒那么高,其他公司可能更指望在16/14nm節(jié)點,因此,只有一些廠商會轉(zhuǎn)移到20nm節(jié)點,」他補(bǔ)充說。
這可能會為其他替代技術(shù)開啟了另一扇門,如意法半導(dǎo)體(ST)以及其他業(yè)者提出的全耗盡型絕緣上覆矽(FD-SOI)技術(shù)?!傅@也會帶動其他主導(dǎo)廠商大力支持FD-SOI,」他說。
考慮到成本不斷的增加以及晶片制造的復(fù)雜度,半導(dǎo)體公司已經(jīng)將從300mm晶圓過渡到45nn晶圓的時程延遲到2020年了。AartdeGeus說:「更大的晶圓有時雖可帶來更低成本,但業(yè)界也相應(yīng)地需要一款完整的工具,如今卻還無法到位。」
盡管如此,AartdeGeus對于未來發(fā)展仍抱持樂觀看法。隨著該公司推出重要的晶片設(shè)計軟體升級,他表示,「我們可支援多幾十億種電晶體晶片,而在未來十年也將看到持續(xù)的進(jìn)展?!?/p>
有趣的是,在以Synopsys公司工具完成的設(shè)計中,只有約5%的設(shè)計采用目前先進(jìn)的28nm制程技術(shù)。根據(jù)AartdeGeus的簡報資料,180nm節(jié)點是目前最普遍的制程技術(shù),在采用該工具的設(shè)計中約占30%,接著分別是65nm以及250nm節(jié)點。
「這的確是令人驚訝的數(shù)據(jù)分布,讓我不得不再三確認(rèn)圖表與數(shù)字是否確,」AartdeGeus說,「但可以確定的是我們看到了大量轉(zhuǎn)向28nm的趨勢,接下來也將逐漸增加過渡至16/14nm節(jié)點。」
評論