創(chuàng)新電源設(shè)計(jì)最大限度提升Virtex-7收發(fā)器性能

　　隨著FPGA的高級程度日益提高，電源要求也變得更加復(fù)雜。對于當(dāng)前設(shè)計(jì)而言，各團(tuán)隊(duì)必須考慮對應(yīng)每個電路與功能模塊的多個電壓軌以及幾個電壓電平與大電流需求。下面我們將深入討論有關(guān)Xilinx Virtex-7 FPGA的電源需求。

　　輸出電壓設(shè)置的準(zhǔn)確性

　　隨著半導(dǎo)體制造工藝技術(shù)的不斷發(fā)展，半導(dǎo)體的密度與性能，尤其是FPGA的密度和性能，取得了長足發(fā)展。同時，半導(dǎo)體公司也一直在降低其器件的核心電壓。

　　這兩個因素進(jìn)一步為電源設(shè)計(jì)帶來了挑戰(zhàn)，使設(shè)計(jì)人員難以選擇合適的電源電路。電路板布局與制造技術(shù)不足以管理幾毫伏內(nèi)的電壓，但電源系統(tǒng)必須具備可測量的準(zhǔn)確性與可靠性。如此一來，設(shè)計(jì)團(tuán)隊(duì)在設(shè)計(jì)電源系統(tǒng)時，就必須將電源特點(diǎn)特性與器件特性納入綜合考慮事項(xiàng)。例如，1V核心電壓具有+/-30mV的電壓容差，如果電流以10A為單位進(jìn)行變化，就會在5毫歐電源線上出現(xiàn)50mV的壓降(見圖1)。這樣在電路板設(shè)計(jì)過程中，就不容易在所有環(huán)境下管理電源電壓，使之不超過容差值。此外，如果設(shè)計(jì)團(tuán)隊(duì)在使用負(fù)載點(diǎn)(POL)電源，它們不但需要極高的精確度，不超出+/-1%，而且還要具備高速瞬態(tài)響應(yīng)。由于這些原因及其它原因，設(shè)計(jì)團(tuán)隊(duì)在構(gòu)建電路板之前，應(yīng)充分了解設(shè)計(jì)以及提供給他們的各種選項(xiàng)。