基于FPGA+DSP的多通道單端／差分信號(hào)采集系統(tǒng)設(shè)計(jì)

2.2 FPGA部分的設(shè)計(jì)

由于DSP數(shù)據(jù)總線為32位雙向總線，所以在FPGA中需要設(shè)計(jì)一個(gè)總線的三態(tài)控制器，來(lái)控制總線的輸入輸出，這部分設(shè)計(jì)較簡(jiǎn)單，模式相對(duì)固定，應(yīng)用已成熟。

對(duì)于DSP發(fā)出的各個(gè)通道單端/差分控制，各個(gè)通道使能控制以及采樣率分頻值設(shè)置這些控制信息，由在FPGA中開(kāi)辟出的3個(gè)32位寄存器來(lái)存儲(chǔ)。通道單端/差分控制寄存器和通道使能寄存器的定義如表1和表2所示，采樣率分頻值設(shè)置寄存器中的32位無(wú)符號(hào)2進(jìn)制整數(shù)表示相應(yīng)的分頻值。

?

?

?

?

當(dāng)DSP的控制信息設(shè)置好以后，根據(jù)通道單端/差分控制寄存器以及通道使能控制寄存器中的內(nèi)容，建立一個(gè)使能通道索引表，索引表中字的個(gè)數(shù)等于使能的通道數(shù)，每一個(gè)字的字長(zhǎng)為6位，依次將使能的通道號(hào)轉(zhuǎn)換成二進(jìn)制無(wú)符號(hào)數(shù)后放入表中各個(gè)字的低5位，每個(gè)字的高位記錄相應(yīng)的通道是單端還是差分，‘0’表示單端，‘1’表示差分。

設(shè)計(jì)采用ADS8517并行輸出的工作模式，按照?qǐng)D3所示的并行輸出方式時(shí)序圖對(duì)其進(jìn)行控制，其中

?

?

?

ADS8517控制以及通道切換控制模塊在按照?qǐng)D3所示的時(shí)序控制過(guò)程中，要根據(jù)采樣率分頻值設(shè)置寄存器中的值控制兩次采樣之間的時(shí)間間隔，即控制兩個(gè)相鄰

?

除此之外，在FPGA中開(kāi)辟一個(gè)字長(zhǎng)為32位的FIFO，低16位存入A/D采樣的數(shù)據(jù)，高16位存入該數(shù)據(jù)對(duì)應(yīng)的通道號(hào)，F(xiàn)IFO半滿，則給DSP發(fā)中斷，由DSP將A/D采樣后的數(shù)據(jù)讀出，以便后續(xù)處理。要注意的是，F(xiàn)IFO深度不能設(shè)置得太淺，否則會(huì)很快達(dá)到半滿，導(dǎo)致DSP對(duì)中斷響應(yīng)不過(guò)來(lái)。

3 結(jié)果驗(yàn)證

按照以上設(shè)計(jì)思路，完成硬件電路、FPGA內(nèi)邏輯和DSP的程序設(shè)計(jì)，使用QuartusII中的在線邏輯分析儀SignalTapII Logic Analyzer對(duì)結(jié)果進(jìn)行采樣分析，圖4所示為在DSP設(shè)置使能通道為30和31，并且均為單端的條件下采到的結(jié)果，與期望結(jié)果一致，類(lèi)似這樣通過(guò)多次改變控制條件采樣分析發(fā)現(xiàn)，該系統(tǒng)可以正確地實(shí)現(xiàn)之前所描述的功能，從而驗(yàn)證了該設(shè)計(jì)的合理正確性。

?

4 結(jié)束語(yǔ)

由于DSP+FPGA協(xié)同工作平臺(tái)的優(yōu)越性，使其在信號(hào)處理中的應(yīng)用越來(lái)越廣泛。文中介紹了一種基于DSP+FPGA的平臺(tái)，并利用ADS8517構(gòu)成的一個(gè)具有多通道單端/差分的A/D信號(hào)采集系統(tǒng)。該系統(tǒng)的使能通道數(shù)可選，單端/差分方式可設(shè)置，采樣率可改變，機(jī)動(dòng)靈活，可以應(yīng)用在諸多信號(hào)采集以及測(cè)試系統(tǒng)中。