基于DSP的QPSK調(diào)制器的設計
加入技術交流群
DSP技術主要是指將DSP的基本理論和算法付諸實現(xiàn)的途徑和方法。傳統(tǒng)的DSP技術是當前廣泛使用的DSP處理器的解決方案，而這種解決方案日益面臨著不斷增加的巨大挑戰(zhàn)，自身的技術瓶頸導致這種解決方案在DSP許多新的應用領域中的道路越走越窄。而現(xiàn)代DSP技術是相對于傳統(tǒng)DSP技術而言的，是基于可編程片上系統(tǒng)SOPC（System ON a Programmable Chip）技術、EDA技術與FPGA實現(xiàn)方式的DSP技術，是現(xiàn)代電子技術發(fā)展的產(chǎn)物，它有效地克服了傳統(tǒng)DSP技術中的許多瓶頸，在許多方面顯示了突出的優(yōu)勢，如高速與實時性，高可靠性，自主知識產(chǎn)權化，系統(tǒng)的重配置與硬件可重構性，單片DSP系統(tǒng)的可實現(xiàn)性以及開發(fā)技術的標準化和高效率。QPSK設計采用MATLAB／Simulink DSP Builder開發(fā)出用于QPSK調(diào)制的正交信號產(chǎn)生單元，在電路模塊的形成方式上用DSP Builder的模塊調(diào)用代替繁瑣的VHDL程序，從而方便的得到了所需的結果。系統(tǒng)的實現(xiàn)以FPGA為物理載體，與傳統(tǒng)的基于硬件描述語言的設計相比，這種流程更快捷方便靈活。
1 QPSK調(diào)制原理
所謂的QPSK調(diào)制就是利用載波的四種不同相位來表征數(shù)字信息，每一種載波相位代表兩個二進制代碼元信息。由于每一個載波相位代表兩個二進制碼元信息，所以每四個二進制碼元又被稱為雙比*元。
QPSK信號的表示式為
其中，A為載波振幅，wc為載波角頻率，θi為載波相位。
若
，則QPSK信號的初始相位為0，若
，則QPSK信號的初始相位為π/4。
將式（1）寫成
I（t），Q（t）為+1或-1。則式（3）即為QPSK的數(shù)學表達式。
QPSK信號的調(diào)制可分為相位選擇法和調(diào)相法，本文采用調(diào)相法進行設計，其調(diào)制框圖如下圖1所示。
圖1 QPSK調(diào)相法調(diào)制框圖
圖1中，串／并變換器將輸入的二進制序列依次分為兩個并行的雙極性碼序列。設二進制數(shù)分別為a和b。雙極性的a和b脈沖通過兩個平衡調(diào)制器分別對同相載波和正交載波進行二相調(diào)制，兩路輸出疊加后就可以得到QPSK信號。
2 基于DSP Buildter的QPSK設計
DSP Builder可完成圖形化的系統(tǒng)建模、設計、仿真、把設計軟件下載到FPGA開發(fā)板上。它是一個系統(tǒng)級的開發(fā)工具，架構在多個軟件之上，并把系統(tǒng)級和RTL級兩個設計領域的設計工具連接起來，最大程度的發(fā)揮了兩種工具的優(yōu)勢。DSP Builder依賴MathWorks公司的數(shù)學分析工具Matlab／Simulink，以Simulink的Blockset出現(xiàn)，可以在Simulink中進行圖形化設計和仿真，同時通過SignalCompiler可以把Matlab ／Simulink的設計文件（.mdl）轉成相應的硬件描述語言VHDL設計文件（.vhd），以及用于控制綜合與編譯的TCL腳本。而對后者的處理可以由FPGA／CPLD開發(fā)工具QuartusⅡ來完成。
研究采用QuartusII6.1、DSP Builder6.1和Madab Rb2006作為FPGA的設計及測試平臺。因此，在設計的過程中可以很方便的調(diào)用DSP-Bbuilder和Simulink庫中的圖形模塊來建立硬件模型，輸入信號也可方便的調(diào)用Simulink模塊。依據(jù)QPSK的基本原理，可以快速的建立QPSK模型。要完成QPSK的建模，首先打開MATLAB，在命令窗口輸入“Simulink”進入圖形化仿真建模環(huán)境，新建一個仿真模型。依照圖1的原理圖設計，建立模型如圖2所示。
圖2 QPSK調(diào)制系統(tǒng)的整體模型
圖2中，由頻率字、延時器、加法器和兩個LUT組成正交信號發(fā)生器，產(chǎn)生兩個正交的載波信號。隨機信號發(fā)生模塊產(chǎn)生隨機信號，經(jīng)過反相器形成數(shù)字基帶信號，經(jīng)過串并轉換模塊變?yōu)椴⑿行盘?，再?jīng)過多路選擇器模塊輸出+1和-1，然后和正交信號發(fā)生器產(chǎn)生的正交載波信號相乘，最后在加法器中進行相加實現(xiàn)QPSK調(diào)制。
評論