基于DSP和LBT的遙感圖像數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
2.2 器件選擇
DSP選擇TMS320C6416，它是TI公司于2000年推出的一款具有C64XX系列新內(nèi)核的高性能DSPs芯片。TMS320C6416采用一種高性能的先進(jìn)的VLIW(非常長指令字)結(jié)構(gòu)，其內(nèi)部具有8個(gè)并行處理單元。因單指令字長為32位，8個(gè)指令可組成長達(dá)256位的指令包，由內(nèi)部專門的指令分配模塊同時(shí)分配到8個(gè)處理單元同時(shí)運(yùn)行。因此在600MHz主頻時(shí)，TMS320C6416的最大處理能力高達(dá)4800MIPS(百萬條指令/秒)[3]。TMS320C6416核心電壓為1.2V，外圍電壓為3.3V，主頻為400MHz~1GHz，并且在600MHz主頻下，能夠提供833B級器件[6]。
FPGA選用X2V3000-5FG676C，該型號屬于Xlinix公司的VirtexTM-II系列，300萬門，676個(gè)管腳中包括484個(gè)I/O管腳。Xlinix FPGA的基本特點(diǎn)是由可配置邏輯塊(CLB)、輸入/輸出塊(IOB)以及可編程互連資源組成，另外還包括三態(tài)緩沖器、全局時(shí)鐘緩沖器和邊界掃描邏輯。CLB中包含有查找表(LUT)、寄存器和進(jìn)位邏輯，IOB中包含DDR寄存器。存儲器資源主要包括分布式SelectRAM/ROM以及18KB的塊狀SelectRAM。
2.3 接口設(shè)計(jì)
線陣CCD相機(jī)圖像灰度數(shù)據(jù)以串行方式及LVDS信號電平輸出。為了便于DSP串口接收，由FPGA進(jìn)行電平轉(zhuǎn)換，并依據(jù)相關(guān)串行協(xié)議進(jìn)行時(shí)序轉(zhuǎn)換。而壓縮圖像編碼則經(jīng)DSP串口輸出，由FPGA進(jìn)行電平轉(zhuǎn)換，并依據(jù)壓縮機(jī)輸出接口時(shí)序進(jìn)行相應(yīng)的轉(zhuǎn)換。
遙控機(jī)輸出線有指令線、地線，在使用端上拉。指令整形輸出后如需要負(fù)脈沖可再外加一級反相器或在FPGA內(nèi)部實(shí)現(xiàn)。遙測接口分為模擬遙測、數(shù)字遙測和數(shù)據(jù)遙測三部分，模擬遙測主要針對電源(5V、1.5V、1.4V等)進(jìn)行遙測，遙測輸出電平為0～5V；數(shù)字遙測主要對分機(jī)中關(guān)鍵器件工作狀態(tài)進(jìn)行遙測，遙測輸出電平為TTL電平；數(shù)據(jù)遙測主要對內(nèi)部運(yùn)行狀態(tài)進(jìn)行遙測。
3 壓縮算法在DSP實(shí)現(xiàn)中的關(guān)鍵技術(shù)及并行處理
3.1 C6000系列CPU結(jié)構(gòu)與流水線
C6000系列CPU采用哈佛結(jié)構(gòu)，指令取指與執(zhí)行可以并行運(yùn)行。程序總線寬度為256bit，每一次取指操作都是取8條指令，成為一個(gè)取指包。取指、指令分配和指令譯碼都具備每周期讀取并傳遞8條32位指令的能力。C64xx系列CPU有兩個(gè)數(shù)據(jù)通路A和B，每個(gè)通路有4個(gè)功能單元(.L、.S、.M和.D)，不同的8個(gè)功能單元中的指令均可并行執(zhí)行。
現(xiàn)代微處理器把指令分成幾個(gè)子操作，每個(gè)子操作在微處理器內(nèi)部可由不同的部件來完成。在同一時(shí)間內(nèi)，可有多條指令交迭地在不同部件內(nèi)處理，這種工作方式就是“流水線”(pipeline)工作方式。TMS320C6000的特殊結(jié)構(gòu)可使多個(gè)指令包(每包最多8條指令)交迭地在不同部件內(nèi)處理，大大提高了微處理器的吞吐量。
3.2 數(shù)據(jù)類型轉(zhuǎn)換與數(shù)據(jù)溢出問題
TMS320C6000系列DSP的數(shù)據(jù)打包處理技術(shù)，可以使用寬長度的存儲器對短字長的數(shù)據(jù)訪問，這樣可使編譯出的代碼性能顯著提高。壓縮算法在DSP實(shí)現(xiàn)中，采用short代替int來存儲圖像像素值和變換后的系數(shù)，并確保不會產(chǎn)生數(shù)據(jù)溢出。
對|T|的每一行求和，最大為2.8284。進(jìn)行行列兩次變換，最終變換系數(shù)最大為圖像像素值的8倍。當(dāng)圖像像素占8位或10位時(shí)，包括符號位1位，16位存儲變換系數(shù)不會溢出。
3.3 并行計(jì)算
壓縮算法核心軟件結(jié)構(gòu)如圖4所示。
各子函數(shù)采用匯編語言編寫，在C6000系列DSP中優(yōu)化代碼的關(guān)鍵是如何實(shí)現(xiàn)代碼的并行。針對C64XX系列處理器的指令特點(diǎn)，采取以下并行處理措施：
(1)雙通路。處理系數(shù)平均安排，分別分布在A、B兩通路；
(2)數(shù)據(jù)打包處理技術(shù)。用LDW和STW一次讀取和存儲兩個(gè)16位系數(shù)；
(3)半字操作指令。每條指令處理兩個(gè)16位系數(shù)；
(4)多功能單元。兩通路內(nèi)各8個(gè)系數(shù)的計(jì)算充分利用L、S、M和D四個(gè)功能單元。
4 實(shí)驗(yàn)結(jié)果與結(jié)論
以一組40幅中科院遙感所提供的1024×1024×8圖像為樣本，用4：1和8：1兩種壓縮比，對遙感圖像壓縮系統(tǒng)樣機(jī)進(jìn)行測試。測試結(jié)果如下：
(1)壓縮比為4：1時(shí)，PSNR平均40dB以上，最低38dB；壓縮比為8：1時(shí)，PSNR平均35dB以上，最低32dB。
(2)對1024×1024×8圖像，壓縮比為4：1時(shí)，單DSP處理時(shí)間在64ms以下；壓縮比為8：1時(shí)，單DSP處理時(shí)間在48ms以下，為優(yōu)化前時(shí)間的1/30。
(3)單DSP內(nèi)部RAM能滿足2路相機(jī)數(shù)據(jù)及中間系數(shù)緩存要求；
(4)單路功耗在0.5W以下，整機(jī)功耗不足15W。
結(jié)果表明，數(shù)據(jù)壓縮系統(tǒng)設(shè)計(jì)合理，實(shí)際工作能滿足圖像質(zhì)量和高速實(shí)時(shí)處理要求。但從人工判圖的結(jié)果看，8：1壓縮時(shí)，算法小目標(biāo)保持情況不如JPEG2000。系統(tǒng)目前已進(jìn)入初樣階段，希望在算法尤其是編碼算法上繼續(xù)研究并優(yōu)化，進(jìn)一步提高圖像質(zhì)量。
參考文獻(xiàn)
[1] MALVAR H S.Biorthogonal and nonuniform lapped transforms for transform coding with reduce blocking and ringing artifacts.IEEE Transactions on Signal Processing.1998，46(4)：1043-1053.
[2] 肖江.衛(wèi)星干涉光譜圖像編碼技術(shù)研究.西安電子科技大學(xué)博士學(xué)位論文，2004
[3] 陳超.高速傳輸圖像壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).遙測遙控，2004，(7).
[4] 周梅，張志敏，鄧云凱.星載SAR原始數(shù)據(jù)壓縮模塊的FPGA實(shí)現(xiàn)，現(xiàn)代雷達(dá)，2006，28(2).
[5] 鐘廣軍，成禮智，陳火旺.雙正交重疊變換的整數(shù)實(shí)現(xiàn)算法與圖像壓縮.電子學(xué)報(bào)，2001，29(11)：2001.
[6] TMS320C6414，TMS320C6415，TMS320C6416 FIXED-POINT DIGITAL SIGANAL PROCESSORS.Texas Instruments Incor porated，October 2002.
評論