基于ADSP2106X的高速并行雷達數(shù)字信號處理系統(tǒng)

　　現(xiàn)代雷達的數(shù)字信號處理具有海量運行需求的應(yīng)用背景，如巡航導(dǎo)彈末制導(dǎo)雷達地形匹配、合成孔徑雷達的成像處理、相控陣雷達的時空二維濾波處理等領(lǐng)域。目前，單片DSP難以勝任許多信號處理系統(tǒng)的要求。

　　世界上第一顆DSP芯片是美國德州儀器（TI）公司于1982年推出的第一代產(chǎn)品：TMS32010。經(jīng)過十幾年的發(fā)展，DSP器件在高速度、可編程、小型化、低功耗等方面有了長足的發(fā)展。單片DSP芯片最快每秒可完成16億閃（1600MIPS，每秒1600兆次指令）的運行，生產(chǎn)DSP器件的公司也不斷壯大。目前，市場占有率前四名依次為：Texas Instruments、Lucent、Analog Device、Motrola，涉足這一領(lǐng)域的公司還有AT%26;amp;T、Fujitsu、IDT、NEC、Samsung等。 TI公司的DSP檔次齊全，應(yīng)用廣泛，但片內(nèi)RAM較?。籑otorola公司的68000系列主要用于通信及儀表；AD公司的ADSP2106X系列不僅具有很強的處理功能，而且有大容量的片內(nèi)RAM，被高速信號處理設(shè)計更為首選。

　　1 ADSP2106X簡介

　　ADSP2106X是AD公司的一種高性能32位浮點DSP，它的基本特點有： %26;#183;最高工作頻率為40MHz，時鐘周期25ns。 %26;#183;數(shù)據(jù)線有48根，地址線有32根，地址范圍4G。 %26;#183;所有指令都是單周期指令，指令長度均為48bit。 %26;#183;32-bit IEEE浮點運算單元，內(nèi)含乘法器、ALU和移位器，支持40bit的擴展精度浮點運算。 %26;#183;10個DMA通道。 %26;#183;4M bit雙口片內(nèi)存器。 %26;#183;有兩個同步串口和六個連接口。 %26;#183;支持多處理器共享總線。

　　2 基于ADSP2106X的并行處理系統(tǒng)

　　ADSP2106X提供了強大的實現(xiàn)多處理器并行處理的能力，允許某一處理器直接訪問其它處理器的內(nèi)部雙口SRAM，并且這種訪問一般不影響被訪問處理器的工作，片內(nèi)的分布總線仲裁邏輯可直接管理6片ADSP2106X和一個宿主機組成的并行系統(tǒng)的信息交換。另外ADSP2106X還具有6個4bit的連接口（Link Ports），每個連接口可以兩倍于系統(tǒng)工作時鐘的速率傳送數(shù)據(jù)，因此每個連接口在一個時鐘周期內(nèi)能夠傳送一個8bit數(shù)據(jù)。在多處理器應(yīng)用中，ADSP2106X通過其它6個連接口實現(xiàn)處理器之間點到點的通信。由ADSP2106X構(gòu)成的典型多處理器并行系統(tǒng)主要有以下三種形式：共享總線的多處理器并行系統(tǒng)；MeshSP(網(wǎng)絡(luò))結(jié)構(gòu)多處理器并行系統(tǒng)；集束多處理器并行系統(tǒng)。

　　2.1 共享總線的多處理器并行系統(tǒng)

　　ADSP2106X處理器支持最為常用的共享總線多處理器并行系統(tǒng)，把各處理器的相應(yīng)信號線相互連接，如DATA 47-0，ADDR 31-0等。此時組成多處理器系統(tǒng)的每一片ADSP2106X的片內(nèi)存儲器統(tǒng)一編址，任何一片ADSP2106X都可以訪問其它ADSP2106X的片內(nèi)存儲空間。由于片內(nèi)SRAM為雙口存儲器，因而這種訪問并不中斷被訪問處理器的正常工作。在不增加輔助電路的條件下，通過外部總線接口（External Port）直接相連的處理器數(shù)量最多為6個，如圖1所示。

　　2.2 MeshSP（網(wǎng)絡(luò)）結(jié)構(gòu)多處理器并行系統(tǒng)

　　MeshSP是MIT的Lincoln實驗室開發(fā)的一種大規(guī)模并行計算結(jié)構(gòu)。在合適的應(yīng)用背景下，MeshSP具有很高的效率和靈活性。通過連接口把相鄰的ADSP2106X連接在一起，構(gòu)成了MeshSP結(jié)構(gòu)，如圖2所示。具有6個連接口是ADSP2106X的最重要的特征之一，連接口每周期可傳送8bit數(shù)據(jù)，處理器之間傳送數(shù)據(jù)的最大速率為240MB/s。每個連接口都有自己的雙緩沖輸入和輸出寄存器。時鐘/回答握手信號控制連接口的傳送，傳送可編程為發(fā)送（輸出）或接受（輸入）數(shù)據(jù)。在這種結(jié)構(gòu)中，每片ADSP2106X只與相鄰的節(jié)點直接通信，避免了總線瓶頸，所以很適合大規(guī)模并行系統(tǒng)。若干個ADSP2106X組成一個兩維或三維多處理器陣列，陣列中各個處理器通過連接口實現(xiàn)信息交換，數(shù)據(jù)流輸入和輸出通過外部總線接口或串行口實現(xiàn)。這種多處理器并行系統(tǒng)特別適合于多維信號處理（如二維FFT算法等）。

　　2.3 集束多處理器并行系統(tǒng)

　　集束多處理器并行系統(tǒng)通過ADSP2106X的外部總線接口和連接接口實現(xiàn)各處理器信息交換，如圖3所示。集速多處理器并行系統(tǒng)可包括多個相互之間通過并行總線相連接、處理器之間相互可存取對方片內(nèi)雙口SRAM的子系統(tǒng)組成，每個子系統(tǒng)可包括6個處理器和一個宿主機處理器。處理器之間還可通過連接口實現(xiàn)點到點的通信。通常這種系統(tǒng)比較復(fù)雜，但它具有廣泛的通用性。

　　3 雷達信號處理中應(yīng)用實例

　　在MTD（動目標檢測）雷達信號處理系統(tǒng)中，信號經(jīng)過A/D采樣后由DSP進行FFT運算，結(jié)果再作恒虛警處理，以檢測動目標的有無。由以上三種典型連接方式，結(jié)合本系統(tǒng)的特點，進行比較： （1）通過連接口把相鄰的ADSP2106X連接在一起構(gòu)成MeshSP網(wǎng)絡(luò)結(jié)構(gòu)（圖2所示）。這種結(jié)構(gòu)中，每個ADSP2106X只與相鄰的節(jié)點直接通信，避免了總線瓶頸，所以很適合大規(guī)模并行系統(tǒng)。ADSP2106X擁有6個連接口，可以組成二維或三維網(wǎng)絡(luò)結(jié)構(gòu)，但布線的難度也比較大。另外，考慮到本系統(tǒng)數(shù)據(jù)量大，只通過連接口傳輸速度太慢，故不采用這種連接方式。 （2）共享總線的多ADSP2106X系統(tǒng)（如圖1所示），由于ADSP2106X片內(nèi)具有較大容量的雙口SRAM，可以省掉外接全局存儲器和各個處理器外接的局部存儲器。每個處理器片內(nèi)存儲器既是其局部存儲器，又是系統(tǒng)共享存儲器（全局存儲器）的一部分。由于每個處理器的工作程序放在其片內(nèi)的雙口SRAM中，因此各個處理器可真正實現(xiàn)并行處理。這是ADSP2106X的存儲器結(jié)構(gòu)所決定的，也是其它類型DSP處理器（如TMS3200C40等）所不具備的優(yōu)良性能。這種連接方式能達到高速傳輸數(shù)據(jù)的要求。但是對于本系統(tǒng)來說，要使用6片DSP共總線，達到了ADSP2106X共總線的極限，可能總線的驅(qū)動功能不足，故對布線提出很高的要求。 （3）為了保證系統(tǒng)的可靠性，決定采用共總線的同時，將連接口也相應(yīng)的連接起來，增加系統(tǒng)的靈活性，確保系統(tǒng)能夠完成實時處理，即采用圖3所示的結(jié)構(gòu)。但結(jié)合實際要求，本系統(tǒng)的結(jié)構(gòu)框圖見圖4。其中FFT運算求模單元為6片ADSP2106X的集束多處理器并行結(jié)構(gòu)，恒虛警處理單元為2片ADSP2106X的集束多處理器并行結(jié)構(gòu)，顯示錄取設(shè)備為筆記本電腦。可編程邏輯器件負責控制整個系統(tǒng)的時序及相關(guān)邏輯。經(jīng)過實際電路的測試，該系統(tǒng)達到了設(shè)計指標的要求。

　　綜上所述，基于ADSP2106X并行結(jié)構(gòu)的雷達信號處理系統(tǒng)，所需外圍器件少，電路設(shè)計簡單。通過對處理單元進行各種軟件編程就可實現(xiàn)系統(tǒng)的功能，具有很強擴展功能和通用性，大大縮短了研制周期，提高了系統(tǒng)的可靠性。這種通用結(jié)構(gòu)還適用于很多高速實時處理的應(yīng)用場合，具有廣泛的推廣應(yīng)用價值。