Qualcomm Atheros使用NI VST進(jìn)行802.11ac測(cè)試，改進(jìn)測(cè)試速度和范圍

就傳統(tǒng)儀器而言，每次測(cè)試大約會(huì)取得40個(gè)重要的WLAN收發(fā)器數(shù)據(jù)點(diǎn)。 NI PXI矢量信號(hào)收發(fā)儀的測(cè)試速度非?？?，因此能執(zhí)行完整的增益表掃頻，進(jìn)而采集共300,000個(gè)數(shù)據(jù)點(diǎn)。

"我們采用軟件設(shè)計(jì)的NI PXI矢量信號(hào)收發(fā)儀與NI WLAN測(cè)量套件之后，測(cè)試速度比傳統(tǒng)的堆疊式儀器快了200倍以上，測(cè)試范圍也擴(kuò)大了許多。"

- Doug Johnson, Qualcomm Atheros

挑戰(zhàn):

在無(wú)線標(biāo)準(zhǔn)越來(lái)越多元，且設(shè)備復(fù)雜度與日俱增的同時(shí)，必須降低無(wú)線區(qū)域網(wǎng)絡(luò)(WLAN)的測(cè)試成本，保有高的測(cè)試精準(zhǔn)度，并且縮短特性測(cè)試時(shí)間。

解決方案:

使用NI PXI構(gòu)架的矢量信號(hào)收發(fā)儀與NI LabVIEW FPGA模塊，構(gòu)建靈活的自定義WLAN測(cè)試系統(tǒng)，相比以前的堆疊式儀器，可縮短200倍的測(cè)試時(shí)間，進(jìn)一步減少成本，并提升設(shè)備特性。

過(guò)去20幾年以來(lái)，Qualcomm Atheros公司在網(wǎng)絡(luò)連接、消費(fèi)性電子、運(yùn)算和移動(dòng)設(shè)備通信的新一代無(wú)線技術(shù)領(lǐng)域中一直處于領(lǐng)導(dǎo)者的地位。 現(xiàn)在我們正對(duì)WiFi等高傳輸率的無(wú)線技術(shù)進(jìn)行改革，以便滿足新的連線應(yīng)用需求。 最新的Qualcomm Atheros芯片是一種具有3組無(wú)線電的多重輸入/多重輸出 (MIMO)收發(fā)器，適用于最新的WiFi 標(biāo)準(zhǔn)802.11ac。

新型WLAN測(cè)試系統(tǒng)的需求

由于無(wú)線標(biāo)準(zhǔn)越來(lái)越復(fù)雜，這些設(shè)備的運(yùn)作模式數(shù)量也會(huì)隨之飆升。 我們會(huì)逐漸改用最新的WiFi標(biāo)準(zhǔn)，802.11ac ，所以要持續(xù)增加新的調(diào)制方案，以及更多的通道、頻寬設(shè)定與額外的空間串流數(shù)目。 此外，數(shù)以千計(jì)的獨(dú)立運(yùn)作增益設(shè)定也會(huì)讓W(xué)LAN收發(fā)器的特性測(cè)試變得更加棘手。

WLAN收發(fā)器的每個(gè)組件都具備多重增益階段。 為了在低成本的CMOS流程中開(kāi)發(fā)出高性能無(wú)線電，Qualcomm Atheros的設(shè)計(jì)團(tuán)隊(duì)必須針對(duì)每個(gè)無(wú)線電階段采用靈活的操作方式。 一旦加入新的構(gòu)架階段，多重增益設(shè)定便會(huì)大幅提高可能的設(shè)定組合數(shù)量，因此單一運(yùn)作模式便可能具有成千上萬(wàn)個(gè)數(shù)據(jù)點(diǎn)， 而且這只是一個(gè)無(wú)線電收發(fā)器的數(shù)據(jù)點(diǎn)而已;如果系統(tǒng)搭載多個(gè)天線的話，MIMO設(shè)定的電路排列數(shù)量也會(huì)持續(xù)增加。 隨著可能的設(shè)定組合數(shù)量激增，要避免測(cè)試時(shí)間延長(zhǎng)便會(huì)是相當(dāng)困難的挑戰(zhàn)。

圖1. 以常見(jiàn)的WLAN接收器程序框圖為例，可以看出每個(gè)組件都具有多重增益階段，因此一個(gè)接收器可能會(huì)有成千上萬(wàn)種不同的增益設(shè)定。

NI PXI矢量信號(hào)收發(fā)儀與LabVIEW FPGA

為了解決這類測(cè)試時(shí)間的挑戰(zhàn)，Qualcomm Atheros采用了NI PXIe-5644R矢量信號(hào)收發(fā)儀。 由于NI PXIe-5644R內(nèi)建FPGA，所以可通過(guò)矢量信號(hào)收發(fā)器內(nèi)的射頻信號(hào)發(fā)生器/分析器，同時(shí)控制芯片的數(shù)字界面。

一般而言，F(xiàn)PGA的程序設(shè)計(jì)必須通過(guò)VHSIC硬件描述語(yǔ)言或Verilog。 但許多工程師和科學(xué)家并不熟悉這些復(fù)雜的語(yǔ)言，或是需要特定的工具，才能針對(duì)高階抽象層提高設(shè)計(jì)產(chǎn)能，進(jìn)而簡(jiǎn)化FPGA代碼的生成流程。 由于LabVIEW能夠清楚地表現(xiàn)并行架構(gòu)和數(shù)據(jù)流，非常適用于FPGA程序的編寫(xiě)，所以用戶不論有沒(méi)有傳統(tǒng)FPGA設(shè)計(jì)的經(jīng)驗(yàn)都能高效運(yùn)用可重新配置硬件的功能。

Qualcomm Atheros采用LabVIEW來(lái)設(shè)計(jì)NI矢量信號(hào)收發(fā)器的FPGA，以便控制待測(cè)設(shè)備并處理數(shù)據(jù)。 儀器內(nèi)部即可執(zhí)行處理程序，無(wú)需通過(guò)總線來(lái)回傳輸至控制器，因此有助于大幅提升測(cè)試速度。