帶有預(yù)加重和均衡的高速信號測量

二、典型的高速信號設(shè)計的主要步驟

由于當(dāng)前工藝水平越來越高，信號速率高于5Gbps的信號標(biāo)準(zhǔn)已經(jīng)越來越多，如PCIE2.0達到5Gbps，8Gbps的PCIE3.0標(biāo)準(zhǔn)也可能很快就會推出；USB3.0達到5Gbps，SATAIII達到6Gbps等等。信號速率的進一步提高對電路設(shè)計工程師也提出了更多嚴(yán)格的要求；

一個典型的硬件系統(tǒng)設(shè)計流程大概包括五個步驟：即總體方案設(shè)計：主要完成系統(tǒng)的功能框圖、原理圖設(shè)計：主要完成系統(tǒng)內(nèi)各功能模塊的詳細(xì)電氣連接圖、PCB設(shè)計：主要完成系統(tǒng)內(nèi)各功能模塊的電氣連接圖、加工PCB版圖為尚無元器件的實際單板、最后焊接好元器件進行功能信號等的調(diào)試和測試，如圖4所示。

在過去低速系統(tǒng)中，通常只在硬件系統(tǒng)設(shè)計流程的最后一步進行測試驗證來保證達到基本功能要求。而對于高速系統(tǒng)來說，要求會大大不同，第一個不同是需要在設(shè)計的更早階段就要進行信號質(zhì)量的分析，通常在硬件系統(tǒng)設(shè)計流程的第三步即已經(jīng)完成PCB版圖設(shè)計但尚未投板之前就進行嚴(yán)格的信號完整性分析；第二個不同是不僅僅是需要滿足功能測試的要求，而且是每個高速信號在滿足要求之外還需要較大的余量，以確保高速信號乃至整個系統(tǒng)的高可靠性。對于5Gbps以上的信號，還有個不同是有些標(biāo)準(zhǔn)中已經(jīng)明確提出需要對接收端的進行容限測試，如USB3.0，而以往接收端測試只是選項測試。

三、典型的高速背板系統(tǒng)及其主要設(shè)計調(diào)試流程

下面我們以一個高速背板系統(tǒng)為例來說明下高速系統(tǒng)的設(shè)計流程。如圖5所示為一個典型的由兩個線卡加上一塊高速背板構(gòu)成的高速信號傳輸系統(tǒng)。我們看到，圖最下方的為帶有高速接插件的背板，通過接插件在左右各有兩個線卡(line card)插在背板上，左邊的線卡上有高速信號發(fā)送芯片，右邊的線卡上有高速信號接收芯片，如圖中紅色線所示，高速信號從左邊子卡上的發(fā)送端芯片發(fā)出，經(jīng)過線卡上的傳輸線、接插件、背板上的走線、接插件、線卡上的傳輸線到達芯片接收端。子卡上的高速信號走線通常比較短，對信號的影響很?。槐嘲迳系淖呔€都比較長，對信號影響最大，背板面積通常都比較大，生產(chǎn)成本也比較高，所以對于這樣一個系統(tǒng)來說，背板設(shè)計的成敗將至關(guān)重要；這樣一個系統(tǒng)設(shè)計的主要挑戰(zhàn)在于如何有效的解決背板傳輸線對信號質(zhì)量的影響（如阻抗不連續(xù)帶來的反射問題、走線過長帶來的信號幅度過度衰減問題、高速信號的ISI問題、板間連接處的阻抗連續(xù)性問題）。當(dāng)然選擇好芯片、接插件、PCB板材等也是很重要的因素。此類問題都可以通過仿真方法與測試方法相結(jié)合來更好的解決。

將上頁的高速背板系統(tǒng)作一個等效的模型，如圖6所示，由于線卡上走線較短，所以我們把發(fā)送端和接收端線卡簡化，以發(fā)送端Transmitter和接收端Receiver表示，通常發(fā)送端帶有預(yù)加重，接收端帶有均衡；背板上的長傳輸線主要用于傳輸信號，通常稱為信道，即傳輸信號的通道，在SI類的文獻中也稱為互連，可以用S參數(shù)模型來等效其信道的響應(yīng)。S參數(shù)模型可以通過VNA測試或者電磁場、CAD等仿真軟件仿真得到。