基于XCR3256的低功耗存儲(chǔ)測(cè)試器研究設(shè)計(jì)

　　2 低功耗的實(shí)現(xiàn)方法

　　降低系統(tǒng)功耗的傳統(tǒng)手段主要集中在硬件上, 如：選擇低功耗器件、安排不同的供電回路等。然而，硬件只是一個(gè)平臺(tái)，軟件的作用不容忽視，總線上幾乎每一個(gè)芯片的訪問、每一個(gè)信號(hào)的翻轉(zhuǎn)差不多都由軟件控制，如果軟件能減少外存的訪問次數(shù)、及時(shí)響應(yīng)中斷等都將對(duì)降低功耗作出很大的貢獻(xiàn)。

　　2.1 硬件

　　2.1.1 芯片級(jí)低功耗實(shí)現(xiàn)技術(shù)

　　在該設(shè)計(jì)中大部分器件如主控芯片、存儲(chǔ)器、總線驅(qū)動(dòng)器、FIFO等都是采用的CMOS、HMOS低功耗器件。

　　主控芯片選用的Xilinx公司的CPLD，型號(hào)為XCR3256，3.3V工作電壓，低功耗運(yùn)作，5V與3.3V兼容I/O端口。對(duì)于不用的 I/O口全部設(shè)為輸出（外面不接任何有驅(qū)動(dòng)的信號(hào)）。如果I/O懸空的話，受外界的一點(diǎn)點(diǎn)干擾就可能成為反復(fù)振蕩的輸入信號(hào)了，而CMOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。此外，懸空的輸入引腳由于處于0, 1 之間的過渡區(qū), 可使電路中的反相器P 溝道和N 溝道都處于導(dǎo)通狀態(tài), 也將導(dǎo)致CPLD本身功耗增大。如果把它們上拉，每個(gè)引腳也會(huì)有微安級(jí)的電流。因此，在設(shè)計(jì)中將不同的I/O全部設(shè)為輸出。

　　2.1.2 電路級(jí)低功耗實(shí)現(xiàn)技術(shù)

　　公式（1）為CMOS電路功耗的計(jì)算公式[3]。式中：P為靜態(tài)和動(dòng)態(tài)功耗總合；m為節(jié)點(diǎn)數(shù)；n為器件總數(shù)；VDD為工作電壓；fak為時(shí)鐘頻率；ILn為反向漏電流；ISCn為瞬態(tài)短路電流；am為節(jié)點(diǎn)充電率；cm為節(jié)點(diǎn)電容。

　　從該公式中可見降低系統(tǒng)工作電壓可達(dá)到降低系統(tǒng)功耗的目的。對(duì)于中心控制模塊采用專用的低電壓電源模塊TPS70358進(jìn)行供電。TPS70358可以提供3.3V/2.5V兩組供電方式，同時(shí)它本身還具有電源管理功能。

　　圖4為低功耗數(shù)據(jù)保持電路，在存在系統(tǒng)供電時(shí)，可對(duì)電池進(jìn)行充電，當(dāng)系統(tǒng)掉電時(shí)可由電池對(duì)存儲(chǔ)器進(jìn)行供電，實(shí)現(xiàn)數(shù)據(jù)的自保持。存儲(chǔ)器的靜態(tài)功耗僅為10mW ，由計(jì)算可知該電路實(shí)現(xiàn)的數(shù)據(jù)保持期可達(dá)一年以上。

圖4 低功耗數(shù)據(jù)保持電路