ASIC和SoC設(shè)計(jì)中嵌入式存儲(chǔ)器的優(yōu)化

在傳統(tǒng)的大規(guī)模ASIC和SoC設(shè)計(jì)中，芯片的物理空間大致可分為用于新的定制邏輯、用于可復(fù)用邏輯（第三方IP或傳統(tǒng)的內(nèi)部IP）和用于嵌入式存儲(chǔ)三部分。

當(dāng)各廠商為芯片產(chǎn)品的市場(chǎng)差異化（用于802.11n的無(wú)線DSP+RF、藍(lán)牙和其他新興無(wú)線標(biāo)準(zhǔn)）而繼續(xù)開發(fā)各自獨(dú)有的自定義模塊，第三方IP（USB核、以太網(wǎng)核以及CPU/微控制器核）占用的芯片空間幾乎一成未變時(shí)，嵌入式存儲(chǔ)器所占比例卻顯著上升（參見(jiàn)圖1）。


圖1：當(dāng)前的ASIC和SoC設(shè)計(jì)中，嵌入式存儲(chǔ)器在總可用芯片空間中所占比例逐漸升高。

Semico Research 2013年發(fā)布的數(shù)據(jù)顯示，大多數(shù)SoC和ASIC設(shè)計(jì)中，各式嵌入式存儲(chǔ)器占用的芯片空間已超過(guò)50%.此外，許多大規(guī)模SoC嵌入式存儲(chǔ)器的使用目的和主要性能也各不相同，如圖2所示。


圖2：多核SoC的各種嵌入式存儲(chǔ)器IP.

由于可以根據(jù)設(shè)計(jì)目的，通過(guò)采用正確的SoC存儲(chǔ)器類型來(lái)優(yōu)化設(shè)計(jì)，因此，對(duì)于設(shè)計(jì)師來(lái)說(shuō)，利用各種存儲(chǔ)器IP具有非常重要的意義。設(shè)計(jì)師可通過(guò)恰當(dāng)分配各種存儲(chǔ)器IP所占比例，實(shí)現(xiàn)速度、功耗、空間（密度）以及非易失性等各種性能參數(shù)的優(yōu)化。

嵌入式存儲(chǔ)器的主要設(shè)計(jì)標(biāo)準(zhǔn)

各種應(yīng)用設(shè)計(jì)中，最佳存儲(chǔ)器IP的確定主要基于以下5個(gè)驅(qū)動(dòng)因素，如圖3所示：

1功率

2速度

3可靠性/良率

4密度

5成本


圖3：確定存儲(chǔ)器IP的主要因素。

通過(guò)對(duì)上述各性能決定要素進(jìn)行權(quán)衡，可得到最優(yōu)解決方案。許多情況下，存儲(chǔ)器編譯器可根據(jù)輸入存儲(chǔ)器設(shè)計(jì)生成流程中的各種驅(qū)動(dòng)因素，自動(dòng)生成性能經(jīng)過(guò)優(yōu)化的特定存儲(chǔ)器IP.同樣重要的是，存儲(chǔ)器IP的支持性結(jié)構(gòu)應(yīng)適用可靠的驗(yàn)證方法，且生成的IP良率最高。最后，為實(shí)現(xiàn)產(chǎn)量與質(zhì)量的最優(yōu)化，存儲(chǔ)器編譯器還應(yīng)直接生成GDSII，無(wú)需人工干預(yù)或調(diào)整。其他要素還包括良好的設(shè)計(jì)余量控制、對(duì)自動(dòng)測(cè)試圖形向量生成和內(nèi)建自測(cè)試（BIST）的支持。此外，最好具備通過(guò)BIST的單步執(zhí)行進(jìn)行硅片調(diào)試的功能。