大熱的LED驅(qū)動設(shè)計，簡化系統(tǒng)，輕松實現(xiàn)

三、系統(tǒng)設(shè)計

1、電壓環(huán)路的設(shè)計

從圖一我們可以看見，從輸出采樣的ADC產(chǎn)生了一個通過電壓環(huán)路補償器的電壓誤差信號ev[n],電壓補償器同時產(chǎn)生一個控制信號u[n],它和輸入端采樣進行的半周期的電壓正弦信號Vg（t）進行相乘，為電流環(huán)路的補償產(chǎn)生一個參考電流。

電壓控制環(huán)路應(yīng)用簡單，響應(yīng)速度很快，它由一個基于PI的一個補償器和一個Windowed ADC組成。其輸入輸出特性見圖2，e[n]圍繞著Vref電壓波動，當輸出電壓小于設(shè)定的電壓時，e[n]為正，通過電壓補償器，乘法器等調(diào)節(jié)輸出占空比。同樣當輸出電壓大于設(shè)定電壓時，可以通過調(diào)節(jié)占空比將輸出電壓降低，達到了穩(wěn)定輸出電壓及電流的功能。同時為了得到更好的動態(tài)響應(yīng)，△VQ|e=0比其他的值大，為輸出確定一個可以接受的輸出紋波，當振蕩超出其范圍的時候，e[n]就會其作用穩(wěn)定輸出電壓。

圖2 Delay-line based windowed ADC

圖3為ADC的結(jié)構(gòu)框圖，它由兩個延遲線，一個快速存儲器和一個誤差解碼器組成。傳輸延遲單元由D觸發(fā)器組成，延遲時間的大小由其供電電壓決定。第一個延遲線有N+1個單元，其傳輸時間由Vref決定。另一個有N+M個單元，它的延遲時間和輸出PFC電壓成反比。以此來實現(xiàn)穩(wěn)定輸出電壓和電流的功能。

圖3 Windowed ADC

2、電流環(huán)路的設(shè)計

此電路環(huán)路主要是實現(xiàn)PFC的功能，同時對輸出電壓和電流的穩(wěn)定進行調(diào)節(jié)。輸入電壓被采樣以后和輸出電壓的反饋信號u[n]進行相乘，生成信號被傳送到另外一個Windowed ADC中作為基準，同時這個Windowed ADC用來采樣輸入電流的大小，采樣進來的值和基準進行比較，然后生成ei[n]信號進入電流環(huán)路補償器，來產(chǎn)生一個d[n]到DPWM（digital-pulse width modulator），然后控制輸出的MOSFET管，形成一個回路來使電流跟隨電壓波形和對輸出電壓和電流起穩(wěn)定作用。

3、系統(tǒng)設(shè)計

整個系統(tǒng)中，我們從對交流電整流后，在switching converter這個模塊里面，我們采用反激式的開關(guān)電源拓撲模式，可以使輸出達到想要的電壓或者電流值，低電壓的輸出對LED的可靠工作是一個很好的保證。反激式電路拓撲由于具有使用元件少、本身固有的效率比較高的特點，在功率比較低的場合很受歡迎。然后由FPGA進行控制MOSFET的占空比，配合變壓器進行PFC同時得到一個恒流輸出以驅(qū)動大功率白光LED。為達到較高的安全性，交流輸入和直流輸出采用光偶進行隔離。

4、變壓器設(shè)計

磁性元件的設(shè)計對性能非常關(guān)鍵。首先根據(jù)相應(yīng)的場合和工作頻率選擇磁芯材料，我們選擇鐵氧體作為磁芯材料，因為鐵氧體的磁感應(yīng)強度比較大，較小的磁芯就可以提供較大的功率，同時也要滿足國際電工委員會（IEC）制定的標準。

然后是確定磁芯的尺寸，以滿足電源能提供的輸出功率要求，同時確定磁芯是否加氣隙，然后計算每個繞組所要的扎數(shù)。確定輸出電壓的精度是否滿足要求，繞組是否適合所選擇的磁芯尺寸。然后繞制變壓器，在實驗階段，需要驗證工作時的電壓尖峰、交叉調(diào)整量、輸出精度和紋波、RFI等，如果需要的話需要反復(fù)修改，最終要和FPGA控制部分相結(jié)合，達到設(shè)計的要求。

5、電源管理

對FPGA的供電，我們采用從變壓器輔助繞組引入電流對芯片進行供電，而不需要額外的電源。簡化了系統(tǒng)結(jié)構(gòu)，降低了成本。

四、總結(jié)

本文提出了基于FPGA的LED驅(qū)動設(shè)計方案，達到較高的效率和功率因數(shù)，十分適合用作路燈、景觀以及家庭和工業(yè)照明。在固態(tài)照明呼聲越來越高的今天具有廣闊的前景。此方案作為固態(tài)照明的實現(xiàn)方案，可以直接應(yīng)用到各種場合，且可以作為進一步開發(fā)數(shù)字控制LED驅(qū)動芯片的實驗和驗證。

相關(guān)閱讀：

最實用的LED驅(qū)動設(shè)計的18個經(jīng)典案例分析，原理，電路，方案，驗證，一網(wǎng)打盡