數(shù)字電源UCD92xx的輸出電壓波形優(yōu)化與分析

2.5 優(yōu)化環(huán)路配置

圖9是軟啟動(dòng)環(huán)路優(yōu)化后的軟件截圖。

環(huán)路的優(yōu)化包括：1）不再使能非線性增益，同時(shí)將Gain0 由1 修改為0.5；這可以降低環(huán)路的低頻增益，最終降低環(huán)路帶寬；2）將AFE 的Gain 由4 修改為1，同樣可以降低環(huán)路帶寬。1 倍的Gain 將使AFE 的輸出的精度變差，并最終影響到輸出電壓，但考慮到軟啟動(dòng)階段對(duì)輸出電壓的精度要求略低，因此可以上述修改可以接受。

需要說(shuō)明的是，為保證正常運(yùn)行時(shí)輸出電壓的性能（精度，動(dòng)態(tài)性能等），正常運(yùn)行時(shí)對(duì)應(yīng)的環(huán)路參數(shù)將保持不變。

圖9：優(yōu)化軟啟動(dòng)環(huán)路參數(shù)

圖10所示的是優(yōu)化環(huán)路后的輸出電壓波形，可以觀察到在軟啟動(dòng)階段的“臺(tái)階”現(xiàn)象消失，波形平滑。

圖11是將時(shí)間軸展開(kāi)后的輸出電壓波形，可以觀察到其步進(jìn)的時(shí)間依然是100μs，步進(jìn)的幅度為24mV（與理論值25mV 基本一致），但每一次的步進(jìn)不再是突然增加，而是緩慢增加。因此，輸出電壓波形變得較為平滑。

圖10：優(yōu)化后的軟啟動(dòng)波形

圖11：展開(kāi)時(shí)間抽觀察輸出電壓波形

但是，在圖10所示的波形中可以觀察到，輸出電壓在啟動(dòng)時(shí)刻有一個(gè)正向過(guò)沖并很快回落。嚴(yán)格意義上，該過(guò)沖會(huì)影響輸出電壓波形的單調(diào)性，在一些應(yīng)用場(chǎng)景中是不運(yùn)行的。下文將針對(duì)該過(guò)沖進(jìn)行優(yōu)化。

3 調(diào)整最小驅(qū)動(dòng)時(shí)間進(jìn)一步優(yōu)化輸出波形

優(yōu)化環(huán)路后輸出電壓在軟啟動(dòng)階段變得較為平滑，但會(huì)存在一個(gè)明顯的過(guò)沖，需要進(jìn)行優(yōu)化。下文通過(guò)調(diào)整最小占空比寬度來(lái)消除該過(guò)沖。

3.1 數(shù)字電源軟啟動(dòng)的kick-start

圖12 中所示的是數(shù)字電源的輸出電壓軟啟動(dòng)示意圖。在開(kāi)始時(shí)刻，輸出電壓有一個(gè)快速的上升，稱(chēng)之為“Kick-start”。 Kick-start的幅度是根據(jù)下面公式計(jì)算出的：

Vstart=Vin×DRIVER_MIN_PULSE × Fsw

其中，DRIVER_MIN_PULSE是指UCD92xx發(fā)出的最小占空比的寬度，允許用戶自行設(shè)定。

圖12：輸出電壓軟啟動(dòng)

以圖10為例，輸出電壓Kick-start的幅度約為185mV。其DRIVER_MIN_PULSE設(shè)置為50ns，理論計(jì)算Kickstart的幅度為：12V×50ns×300KHz=180mV。實(shí)際值與理論值基本一致。

3.2調(diào)整最小占空比寬度

將DRIVER_MIN_PULSE由目前的50ns修改為5ns，以驗(yàn)證其對(duì)輸出電壓的過(guò)沖有無(wú)改善。圖13即為輸出電壓波形，可以觀察到過(guò)沖已經(jīng)消失，但在起始時(shí)刻，輸出電壓不再平滑。

分析原因可知，當(dāng)DRIVER_MIN_PULSE設(shè)置為5ns后，雖然UCD9224可以發(fā)出寬度為5ns的驅(qū)動(dòng)脈沖，但UCD74120對(duì)最小占空比的寬度有要求，5ns的寬度不足以使集成在UCD74120內(nèi)部的buck上管導(dǎo)通，從而造成了輸出電壓上升的不平滑。

圖13：最小占空比寬度修改為5ns后的輸出電壓波形