cadence之器件原理封裝的提取

　　有好幾個(gè)同事問我cadence之capture中關(guān)于保存元器件封裝的問題。

　　我們知道，封裝庫的管理是非常重要的事情，是我們所有工程設(shè)計(jì)的基礎(chǔ)，封裝庫有一丁點(diǎn)的錯(cuò)誤，可能辛苦幾個(gè)月的設(shè)計(jì)就白費(fèi)了，比如：電源管腳、地管腳定義錯(cuò)、地址線數(shù)據(jù)線接反、多定義管腳、少定義管腳等(原理圖封裝如此，PCB封裝也不例外)，所以針對(duì)比較復(fù)雜的元器件，比如FPGA、CPU，動(dòng)輒上千個(gè)管腳，如果自己一個(gè)管腳一個(gè)管腳畫的話，再加上核對(duì)的時(shí)間，可能需要一周時(shí)間，并且還容易出錯(cuò)。這時(shí)候拿來主義就用到了，別人成熟的封裝，調(diào)試沒有問題，我們用著比較踏實(shí)。其實(shí)我們完全可以將別人的.olb庫文件拿來自己調(diào)用。有幾個(gè)同事直接拿來別人的.dsn原理圖文件，想從這個(gè)文件中提取封裝，但是總是不能成功，所以拿出來與大家分享。下圖中這個(gè)FPGA芯片為欲提取的元器件：

　　首先點(diǎn)中該器件，右鍵點(diǎn)擊edit part，

　　出現(xiàn)如下的界面：

　　這個(gè)時(shí)候我們想將該器件存入到我們自己的原理庫里面，但是save as老是灰色的，不讓我們保存，好幾個(gè)同事問我的時(shí)候都是這種情形，其實(shí)離成功只差一點(diǎn)點(diǎn)，看我的：

　　先不save as，而是點(diǎn)擊view->package，出現(xiàn)如下界面，可以看到所有的part都顯示出來了：

　　這個(gè)時(shí)候再點(diǎn)一下save as，怎么樣，就可以看到可以讓存儲(chǔ)了，在彈出的對(duì)話框里選擇存儲(chǔ)路徑、準(zhǔn)備存入的庫文件名稱、以及自己給這個(gè)新器件的名字就可以了。

　　怎么樣，看到這里，是不是自己也準(zhǔn)備試一下啊，抓緊找個(gè)工程驗(yàn)證一下吧!