基于Zynq的OLED驅(qū)動設(shè)計

　　(5)在系統(tǒng)生成的user_logic.v文件中，用Verilog語言進(jìn)行邏輯設(shè)計，實(shí)現(xiàn)寄存器和SPI對應(yīng)端口連接并實(shí)時讀取，主要代碼如下。其中slv_reg0為IP核寄存器，tmp為用戶定義臨時寄存器，tmp的每一位和IP端口一一對應(yīng)。實(shí)現(xiàn)把slv_reg0寄存器低6位實(shí)時傳給tmp寄存器，通過對寄存器slv_reg0的寫操作達(dá)到控制6個引腳的時序。

　　always@(posedgeBus2IP_Clk)

　　begin

　　tmp<=slv_reg0[5:0];

　　end

　　4 OLED驅(qū)動程序設(shè)計

　　由于ZedBoard開發(fā)板上的OLED使用的是SPI協(xié)議，并且只支持寫，不支持讀，因此控制OLED就是在SCLK的時鐘下，通過SDIN進(jìn)行命令和數(shù)據(jù)的傳輸。OLED的控制需要經(jīng)過初始化、傳數(shù)據(jù)和命令以及對顯存設(shè)置等操作實(shí)現(xiàn)。

　　4.1 初始化

　　驅(qū)動IC的初始化代碼，可以參考廠家推薦的設(shè)置，但需要根據(jù)開發(fā)板上OLED實(shí)際參數(shù)進(jìn)行一些修改。

　　根據(jù)SSD1306數(shù)據(jù)手冊的初始化說明，具體步驟如圖4所示。初始化的實(shí)現(xiàn)就是對SSD1306進(jìn)行寫命令。

　　圖4 SSD1306初始化步驟

　　4.2 寫數(shù)據(jù)和命令的實(shí)現(xiàn)

　　在SCLK時鐘下，根據(jù)要寫入的數(shù)據(jù)或者命令，設(shè)置SDIN引腳的電平，一位一位地把數(shù)據(jù)寫入SSD1306.SSD1306每次傳送的命令和數(shù)據(jù)均為一個字節(jié)，傳送數(shù)據(jù)和命令的區(qū)別是通過Set_OLED_DC宏，設(shè)置該函數(shù)為寫數(shù)據(jù)，通過Clr_OLED_DC宏，設(shè)置該函數(shù)為寫命令。實(shí)現(xiàn)一個字節(jié)的數(shù)據(jù)傳輸代碼如下：

　　for(i=0;i<8;i++)

　　{

　　Clr_OLED_SCLK;

　　if(data&0x80)

　　Set_OLED_SDIN;

　　else

　　Clr_OLED_SDIN;

　　Set_OLED_SCLK;

　　data《=1;

　　}

　　4.3 顯存數(shù)據(jù)寫入SSD1306存儲器

　　我們采用的辦法是在PS的內(nèi)部建立一個OLED的GRAM(共128個字節(jié))，在每次修改的時候，只是修改PS上的GRAM(實(shí)際上就是SRAM)，在修改完之后，一次性把PS上的GRAM寫入到OLED的GRAM.具體代碼如下：

　　voidOLED_Refresh_Gram(void)

　　{

　　u8i,n;

　　for(i=0;i<4;i++)

　　{

　　write_cmd(0xb0+i);//設(shè)置頁地址

　　write_cmd(0x00);//設(shè)置顯示位置-列低地址，偏移了2列

　　write_cmd(0x10);//設(shè)置顯示位置-列高地址

　　for(n=0;n<128;n++)write_data(OLED_GRAM[n][i]);

　　}

　　}

　　4.4 顯示結(jié)果

　　系統(tǒng)實(shí)現(xiàn)了OLED的字母、數(shù)字和點(diǎn)陣圖形實(shí)時顯示，如圖5所示。

　　圖5 OLED運(yùn)行結(jié)果

　　5 結(jié)論

　　系統(tǒng)采用可軟硬件協(xié)同設(shè)計的Zynq器件，定制硬件IP核，采用傳統(tǒng)ARM程序設(shè)計方法設(shè)計OLED驅(qū)動程序和測試程序，實(shí)現(xiàn)了實(shí)時顯示。解決了基于Zynq器件在廣電儀器和電力儀表儀器中人機(jī)交互的工程技術(shù)，具有集成度高、可移植性強(qiáng)和通用性好等優(yōu)點(diǎn)。