DDR Memory 系統(tǒng)裕量的特性化研究

　　Memory是系統(tǒng)運行和性能的核心。設計人員需要更好地了解內(nèi)存子系統(tǒng)，以優(yōu)化系統(tǒng)吞吐能力。

　　如今Memory炙手可熱。最近在加利福尼亞州舉行的2014 MemCon盛況空前，展廳里展示了幾乎所有關于Memory的產(chǎn)品，參會的人也熱情高漲。

　　會議主題是，是否有更為行之有效的方法來特性化分析DDR Memory的系統(tǒng)裕量。尤其是DDR子系統(tǒng)(DDR controller, PHY和 I/O))被嵌入到芯片用于承擔處理器和外部DDR存儲器之間的數(shù)據(jù)交互任務，這使得這種分析變得更加困難。 要知道，DDR存儲器接口通常是系統(tǒng)中帶寬最高的總線，以數(shù)GHz的數(shù)據(jù)速率運行，其讀寫時序裕量是以ps為單位來計算的。

　　要滿足像這樣對DDR內(nèi)存系統(tǒng)提出的的高性能需求，設計團隊必須深入分析和理解系統(tǒng)內(nèi)存裕量以及系統(tǒng)運行過程中所有可能的變數(shù)。設計者面臨的最大的挑戰(zhàn)就是對DDR Memory系統(tǒng)原理不太清楚，甚至根本是一無所知， 而JEDEC標準又具有很大局限性，該規(guī)范基本上只定義了DDR-SDRAM器件系統(tǒng)規(guī)范，很明顯需要改進，這使得整個情況更加糟糕。

　　器件特性化分析工具的確能起一些作用，但它只測試和比較各部分組件之間的差異。理想情況下，DDR內(nèi)存系統(tǒng)設計人員希望能夠?qū)崟r測量系統(tǒng)裕量以全面準確地了解系統(tǒng)行為，洞察到可能出現(xiàn)的問題，并且優(yōu)化性能。

　　MEMCON的參會人員大多數(shù)是DDR內(nèi)存系統(tǒng)設計人員，他們想要理解DDR系統(tǒng)運行的關鍵因素。他們希望通過使用一種自動化的，可視化的分析和調(diào)試工具，能夠方便地收集DDR子系統(tǒng)中的實際數(shù)據(jù)。

　　DDR內(nèi)存系統(tǒng)分析套件看起來是一種新興的解決方式，它能為設計人員提供必要的可視性。DDR PHY中有一個特殊的接口，能夠用于捕獲DDR存儲器系統(tǒng)內(nèi)的實時數(shù)據(jù)。DDR內(nèi)存系統(tǒng)分析套件利用這個接口，運行大量不同的分析以檢查整個的DDR存儲器系統(tǒng)的運行狀態(tài)，包括封裝，電路板，以及DDR-SDRAM器件等。它可用于測定DDR存儲器的系統(tǒng)裕量，識別電路板或DDR組件的設計缺陷，或調(diào)整各種參數(shù)以彌補已發(fā)現(xiàn)的問題。該套件可以針對不同電路板和電路板布局的性能進行特性化研究，并能夠比較不同的DDR-SDRAM器件的性能和系統(tǒng)裕量。此外，它還可以幫助用戶評估不同供應商和不同的速度等級的DDR SDRAM器件的性能和質(zhì)量。

　　DDR內(nèi)存系統(tǒng)設計人員都表示現(xiàn)在DDR IP的性能表現(xiàn)往往是“系統(tǒng)上見分曉”，這使得DDR內(nèi)存的穩(wěn)定性和可靠性簡直成了賭博游戲。而一個真正的DDR內(nèi)存系統(tǒng)分析器應該能夠給出具體的反饋來改善整個系統(tǒng)的性能，以改善這種情況。

　　Memory是系統(tǒng)運行和性能的核心。設計人員需要更好地了解內(nèi)存子系統(tǒng)，以優(yōu)化系統(tǒng)的吞吐能力，這也是DDR內(nèi)存系統(tǒng)分析師對上述DDR內(nèi)存系統(tǒng)分析套件如此感興趣的原因。