基于MHVIC2115的射頻功率放大器設(shè)計(jì)

　　1.3 輸出匹配仿真

　　對(duì)于MHVIC2115器件，由于無(wú)法獲取完整的電路模型，本文利用datasheet中測(cè)試的數(shù)據(jù)進(jìn)行輸出匹配電路的設(shè)計(jì)。根據(jù)與Zout之間的共軛關(guān) 系，很容易得出器件Zout。然后利用文本編輯器生成一個(gè)Zout.slp。Zout.slp文件中阻抗值如表1所示。

　　在ADS中采用S1P數(shù)據(jù)模型來(lái)代替器件的輸出阻抗，把模型路徑設(shè)置成Zout.slp文件對(duì)應(yīng)的路徑。整個(gè)輸出阻抗匹配電路如圖3所示，采用微帶線和分立 元件來(lái)設(shè)計(jì)。板材采用Arlon AD255，其相對(duì)介電常數(shù)為2.55，介質(zhì)厚度為0.762 mm，銅膜厚度為35μm。

　　優(yōu)化前后的結(jié)果如圖4所示，優(yōu)化后S(1，1)小于一24 dB，此時(shí)電壓駐波比VSWR小于1.13。由于Zott.slp只包含了3個(gè)頻率點(diǎn)，所以仿真曲線不平滑。

　　初步仿真后，可以再進(jìn)行電路參數(shù)優(yōu)化。需要注意，電容值在優(yōu)化時(shí)被設(shè)置成連續(xù)的變量，但是實(shí)際廠商的電容值是離散的。所以在優(yōu)化仿真之后，要把理想電容值改 成離實(shí)際電容最近的值，然后再仿真。實(shí)際匹配、旁路電容采用AVX廠商的ACCU—P系列的射頻微波電容，該電容Q值高，容差小，等效串聯(lián)電阻小，適合放 大器設(shè)計(jì)。

　　而輸入端口直接接50的微帶線，寬度為2。由于器件引腳的間距小，不允許輸入端口到引腳的微帶線一直為2，需要一個(gè)錐形微帶線過(guò)渡到引腳。

　　2 PCB的設(shè)計(jì)

　　MHVIC2115輸出匹配仿真完成之后，用Protel對(duì)其進(jìn)行PCB設(shè)計(jì)。在畫輸出電路時(shí)，實(shí)際微帶線的尺寸必須與仿真參數(shù)一致。完整的PCB設(shè)計(jì)如圖5所示。

　　PCB設(shè)計(jì)中需要注意的是，MHVIC2115器件底面源極接地設(shè)計(jì)。MHVIC2115器件采用PFT一16封裝，而飛思卡爾對(duì)PFT一16類型封裝的焊盤設(shè) 計(jì)進(jìn)行了詳細(xì)的介紹?？紤]到實(shí)際焊接過(guò)程中，焊盤上過(guò)孔容易出現(xiàn)虛焊，或者孔內(nèi)有空氣填充，還會(huì)造成PCB底面焊錫堆積。為了解決上述可能存在的問題，這 里割去相應(yīng)的焊盤區(qū)域，然后采用金屬支座來(lái)承載MH—VIC2115器件。既能解決導(dǎo)電、導(dǎo)熱問題，又有利于器件的安裝固定。

　　3 結(jié) 語(yǔ)

　　該文首先介紹了MHVIC2115器件的特性?？朔娐纺Ｐ蜔o(wú)法獲取問題，采用S1P模型來(lái)仿真設(shè)計(jì)輸出匹配電路。仿真結(jié)果表明其輸出端口的S11小于一 24 dB，電壓駐波比VSWR小于1.13，符合設(shè)計(jì)目標(biāo)。最后在PCB設(shè)計(jì)時(shí)，提出改用金屬支座來(lái)承載MHVIC2115器件，用于器件底面源極接地，改善 其導(dǎo)電、導(dǎo)熱性，而且利于器件安裝固定。