基于JTAG的星型掃描接口的設計及其仿真

　　3.2.2 選擇與取消

　　在IEEE 1149.7標準規(guī)范中，選擇與取消功能的實現(xiàn)方法一般包括取消選擇逃脫和取消選擇警報。在本文中主要設計和驗證了逃脫的操作。逃脫(Escapes)就是在1 bit周期內(nèi)，不改變正常的信息交換情況下，將控制信息加載到正常傳輸?shù)腡CK(C)與TMS(C)信號上。TAP.7控制器探測TCK為邏輯“1”時TMS邊沿的數(shù)目值從而作為逃脫產(chǎn)生的條件。當邊沿數(shù)為4或5時，產(chǎn)生一個取消逃脫，使控制器離線;當邊沿數(shù)為6或7時，產(chǎn)生一個選擇逃脫，告知隨之而來的是一串選擇序列[4]，如符合選擇序列標準，將選擇此控制器或控制器所在的技術分支并將它們置于在線狀態(tài)，反之將置于離線。選擇序列部分包括：技術相關部分與技術無關部分。其中技術無關部分指定要被選擇的技術分支，技術相關部分響應在線申請和初始化在線設備。選擇序列具體功能及格式如圖3所示。

　　3.2.3 CID分配

　　在傳統(tǒng)的串型掃描拓撲中，TAP控制器在串型掃描鏈中與DTS的相對位置提供了直接尋址能力，使用星型拓撲時，串型掃描拓撲提供的尋址能力消失了，因為TAP控制器在掃描鏈中具有相同的相對位置?？刂破鞯刂?TCA)可由IEEE 1149.1 器件的識別碼(27 bit)與節(jié)點識別碼(8 bit)組成。在實際應用中，TS中的TAP數(shù)一般很少，這樣35 bit的TCA顯得開銷過大。從而，可利用一條TAP.7命令[5]CIDA分配一個4 bit的控制器識別碼(CID)給TAP.7控制器，也可利用一條TAP.7命令CIDD取消控制器的CID。DTS可動態(tài)地分配CID到不同的TAP.7控制器，因此16個CID可被大于16的TAP.7控制器使用。

　　3.2.4 SSD

　　掃描選擇指令(SSD)添加到TAP.7 控制器功能中用以提供一種在Pause-xR 或 Run-Test/Idle 狀態(tài)停泊CLTAPC 的方式，它可防止星型掃描拓撲的TDO數(shù)據(jù)驅(qū)動沖突并提供與串型拓撲等價的掃描性能。SSD有三種類型：SSD_DA取消所有的CLTAPC;SSD_SA選擇所有的CLTAPC;SSD_SOT或 SSD_SOC，根據(jù)TCA或CID選擇目標CLTAPC。SSD_SOT與SSD_SOC 指令在不同的ADTAPC狀態(tài)下有不同的操作：在Run-Test/Idle狀態(tài)下， SSD傳遞的CID 或 TCA 與某一TAP.7控制器的CID或TCA匹配時，將選擇這一TAP.7控制器的CLTAPC，但不對其他CLTAPC進行操作;但在Pause-XR狀態(tài)下，它將選擇目標CLTAPC，同時取消非目標CLTAPC。SSD必須在SSDE寄存器激活并且掃描格式支持星型掃描的情況下才能激活使用，SSD使用TDI數(shù)據(jù)來同時選擇與取消一個或多個CLTAPC。

　　4 星型掃描技術接口的設計及驗證

　　在本文中，星型掃描技術接口是基于JTAG接口，根據(jù)硬件升級層次化的方法進行設計，并利用FPGA硬件平臺進行設計和QuartusⅡ軟件進行仿真驗證。此接口的特點是在原有的TAP.1接口上添加了支持星型掃描技術的功能，此功能中最為關鍵的技術是技術分支的選擇和串型等價掃描。下面重點對它們進行設計驗證。

　　4.1 技術分支選擇的設計及驗證

　　選擇與取消逃脫的探測和一串選擇序列完成技術分支的選擇操作。TAP.7控制器通過掃描拓撲訓練識別不同分支所在的位置。一旦訓練完成，每一技術分支呈現(xiàn)出單獨的技術特性，提供技術分支選擇的基礎。在選擇序列中包含了選擇技術分支的信息TOPOL寄存器值，不同的技術分支類型具有不同的TOPOL寄存器值。只有技術分支被選擇，它才能被操作。技術分支選擇的流程設計如圖4所示。

　　下面分別就長型選擇序列和短型選擇序列對技術分支選擇功能進行仿真驗證， 其驗證仿真結(jié)果如圖5所示。

　　4.2 串型等價掃描的設計及驗證

　　在星型拓撲掃描技術中，提供了一種串型等價掃描的方法，這樣既完成了星型掃描功能，又實現(xiàn)了TDO數(shù)據(jù)的驅(qū)動沖突保護。其具體設計過程為：

　　(1)選擇所有的分支;

　　(2)選擇所有分支中的所有CLTAP，并指明標準協(xié)議的應用;

　　(3)選擇單一的技術分支,并將狀態(tài)推進至Run-Test/Idle狀態(tài);

　　(4)使用SSD指令選擇技術分支中不參與串型等價掃描的STL，使它們成為閑置組成員(其余的 STL 為掃描組成員);

　　(5)推進掃描組中的STL的CLTAPC狀態(tài)移入Pause-xR 狀態(tài);

　　(6)使用SSD來識別一個掃描目標的STL，并對目標STL進行移位掃描，再回到Pause-xR狀態(tài)，但不經(jīng)過Update-xR狀態(tài)，使其他不是閑置組成員的STL成為Pause-xR組成員(這使得被SSD識別的STL成為掃描組唯一的成員);

　　(7)對技術分支中不是閑置組成員的每一個STL重復步驟(6);

　　(8)待技術分支中所有非閑置組成員完成掃描移位后，選擇技術分支中非閑置組的CLTAPC經(jīng)過Update-xR狀態(tài)，并最終回到Pause-xR狀態(tài)，中間不經(jīng)過Shift-xR 狀態(tài);

　　(9)重復步驟(6)、(7)，完成整個單一技術分支的掃描;

　　(10)重復步驟(3)至(9)，完成所有技術分支的掃描;

　　(11)將所有的CLTAPC狀態(tài)同步到ADTAPC的狀態(tài)，完成串型等價掃描的整個過程。

　　串型等價掃描的設計流程如圖6所示。

　　串型等價掃描的關鍵是SSD操作，本文中，以單個TAP.7控制器和CLTAPC為例,對SSD指令的功能仿真驗證，結(jié)果分別如圖7所示。

　　邊界掃描測試技術廣泛應用于超大規(guī)模集成電路中，測試標準的發(fā)展為測試接口設計提出了更高的要求。IEEE 1149.7測試標準中規(guī)范的TAP.7接口具有傳統(tǒng)TAP.1接口所沒有的功能特性，因此對它的研究具有深遠意義。本文中設計的支持星型掃描技術的接口是一種基于原有JTAG器件的TAP.1接口，在TAP.1接口上添加相應的邏輯硬件層實現(xiàn)擴展功能的升級接口，在目前基于TAP.1接口的系統(tǒng)級測試中有很好的應用前景。本文中的接口設計方法具有良好的可擴展特性，為以后進一步功能升級奠定基礎，從而避免了重復開發(fā)所帶來的資源浪費,同時對IEEE 1149.7標準規(guī)范的系統(tǒng)器件的研究和設計具有很好的參考價值。