基于CPLD技術(shù)的CMOS圖像傳感器高速采集系統(tǒng)

　　在當(dāng)前圖像傳感器市場，CMOS傳感器以其低廉的價格得到越來越多消費者的青睞。在目前的應(yīng)用中，多數(shù)采用軟件進行數(shù)據(jù)的讀取，但是這樣無疑會浪費指令周期，并且對于高速器件，采用軟件讀取在程序設(shè)計上、在時間配合上有一定的難度。因此，為了采集數(shù)據(jù)量大的圖像信號，本文設(shè)計一個以CPLD為核心的圖像采集系統(tǒng)，實現(xiàn)了對OV7110CMOS圖像傳感器的高速讀取，其讀取速率可達(dá)8 Mb/s。

　　1、硬件電路方案

　　圖1為基于CPLD的OV7110CMOS圖像傳感器的高速數(shù)據(jù)采集系統(tǒng)原理框圖，他主要由2個部分組成：OV7110的參數(shù)設(shè)置電路和圖像采樣電路。

　　1.1　OV7110的參數(shù)設(shè)置電路

　　系統(tǒng)在上電后需要對CMOS采樣芯片進行初始化，以 確定其工作模式、窗口大小、掃描方式、輸出數(shù)據(jù)格式等。這些參數(shù)是通過OV7110芯片上的SCCB接口進行的。

　　SCCB是OmnVision公司開發(fā)的一種雙向三線的同步串行總線，引線接口有使能線SCCB_E，時鐘線SIO_C，數(shù)據(jù)線SIO_D。其中SCCB_E低電平有效，如果將其接地，那么SIO_C，SIO_D的工作方式十分類似于I2C總線。OV7110工作模式、窗口大小、掃描方式、輸出數(shù)據(jù)格式均可以通過相應(yīng)的寄存器來設(shè)置，本系統(tǒng)把AT89C51作為主設(shè)備(MasterDevice)，OV7110作為從設(shè)備(Slave Device)，采用AT89C51的P1.2和P1.3口用軟件模擬SCCB總線，把其參數(shù)寫入其內(nèi)部對應(yīng)的寄存器。與I2C總線一樣，在SCCB總線中主設(shè)備發(fā)送一個字節(jié)后，從設(shè)備需要將數(shù)據(jù)線SIO_D拉低作為應(yīng)答信號(ACK)返回給主設(shè)備，才能表示發(fā)送成功。值得注意的是由于CMOS器件所能承受的灌電流很低，所以接至?xí)r鐘線SIO_C、數(shù)據(jù)線SIO_D的上拉電阻阻值應(yīng)在3～5 kΩ之間，并且對于主設(shè)備AT89C51發(fā)送參數(shù)完畢后，需立即釋放數(shù)據(jù)線SIO_D以保證其處于懸空狀態(tài)，即AT89C51在送完一個字節(jié)后立即執(zhí)行一條指令，使數(shù)據(jù)線SIO_D發(fā)出讀取信號的操作。

　　1.2　圖像采樣電路

　　本系統(tǒng)設(shè)置的工作模式為黑白，分辨率取到了最大640×480。CMOS芯片的數(shù)據(jù)輸出波形如圖2所示(為了便于分析，該圖只是示意圖)。圖中VSYNC為垂直場同步信號，其下降沿表示一幀圖像的開始。HSYNC為水平行同步信號，其上升沿表示一行信號開始。HREF為水平窗素時鐘信號，即數(shù)據(jù)輸出同步時鐘信號，其下降沿更新數(shù)據(jù)，上升沿數(shù)據(jù)是穩(wěn)定時期，可以讀取數(shù)據(jù)，其數(shù)據(jù)按行輸出。Y為圖像灰度數(shù)據(jù)。