基于CPLD技術的CMOS圖像傳感器高速采集系統(tǒng)

　　下面介紹CPLD如何控制CMOS芯片的數據讀取。

　　首先按順序檢測VSYNC和CHSYNC信號是否有效，應該注意的是要防止毛刺信號干擾。由于毛刺信號時間很短，故在本設計中采用了設標志位的方法，即當檢測信號有效沿后(對于VSYNC是上升沿，而對于CHSYNC是下降沿)，在等待一定時間后再次檢測信號，看其是否仍然有效，如果有效，則說明信號是正確的。其源程序如下：

　　由于象素數據按照PCLK時鐘輸出，所以用來存儲圖像的RAM的使能信號RCE和寫信號RWE、讀信號RRE以及地址信號ADDRESS都是由CPLD用他來產生。其中，讀信號RRE在CPLD寫操作中置“1”即可。由于在數據輸出時，PCLK上升沿信號穩(wěn)定，而RAM是在WR上升沿將數據寫入，因此可以在HREF有效后(HREF=1)采用PCLK作為寫信號RWE。同時設計一個二進制計數器，在HREF有效后，以PCLK的下降沿為觸發(fā)沿對PCLK做計數，并取其輸出作為RAM的地址信號ADDRESS。這樣在PCLK的下降沿更新地址信號，接著在上升沿存貯數據。源程序如下：

　　設置往RAM寫信號RWE

　　由于圖像象素點個數已知，即數據個數已知，故在計數完畢后CPLD發(fā)出計數完畢信號R，同時把指向RAM地址線ADDRESS和讀寫信號RWE、RRE切換連至AT89C51的地址線和讀寫信號WR、RD。AT89C51接受到中止信號R后開始讀取RAM中的數據，并通過RS232串口上傳至PC機。需要注意的是RAM地址達到512 k，而單片機最大尋址空間只有64 k，所以在讀取RAM時采用分頁讀取，每次讀64 k，即從P1口中抽取3根線作為RAM的最高的三位地址和P0和P2口共同組成AT89C51的地址線。

　　2、結語

　　采用CPLD對CMOS圖像傳感器進行數據采集的方法，可以把CMOS的主動器件通過CPLD變?yōu)榭煽刂频姆绞?，實現了對CMOS圖像傳感器的高速數據讀取，按照該方法制作的系統(tǒng)，經過實驗驗證效果良好。這種信號讀取的方法還可以在其他諸多需要高速圖像數據采集的場合應用