高速模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換誤差率解密

　　高速模數(shù)轉(zhuǎn)換器(ADC)存在一些固有限制，使其偶爾會在其正常功能以外產(chǎn)生罕見的轉(zhuǎn)換錯誤。但是，很多實際采樣系統(tǒng)不容許存在高ADC轉(zhuǎn)換誤差率。因此，量化高速模數(shù)轉(zhuǎn)換誤差率(CER)的頻率和幅度非常重要。

　　高速或GSPS ADC(每秒千兆采樣ADC)相對稀疏出現(xiàn)的轉(zhuǎn)換錯誤不僅造成其難以檢測，而且還使測量過程非常耗時。該持續(xù)時間通常超出毫秒范圍，達到幾小時、幾天、幾周甚至是幾個月。為了幫助消減這一耗時測試負擔，可以在一定“置信度”的確定性情況下估算誤差率，而仍然保持結果的質(zhì)量。

　　誤碼率(BER)與轉(zhuǎn)換誤差率

　　與串行或并行數(shù)字數(shù)據(jù)傳輸中BER的數(shù)字等效值類似，CER是轉(zhuǎn)換錯誤數(shù)與樣本總數(shù)之比。但是，BER和CER之間有一些截然不同之處。數(shù)字數(shù)據(jù)流中的BER測試采用長偽隨機序列，該序列可于發(fā)送器中在傳輸兩端使用常用種子值來啟動。接收器預期將收到理想的傳輸。通過觀察接收數(shù)據(jù)與理想數(shù)據(jù)的差異，便可精確計算出BER.兩端之間偽隨機序列數(shù)據(jù)中的失配(基于種子值)即視為誤碼。

　　與CER不同，誤差測定不像純數(shù)字比較那么簡單。由于ADC轉(zhuǎn)換過程中始終具有小的非線性，另外還存在系統(tǒng)噪聲和抖動，因此并非總是能確定預期數(shù)據(jù)和實際數(shù)據(jù)之間的確切差異。相反，需要建立誤差閾值，用于確定轉(zhuǎn)換錯誤和具有容許預期噪聲的樣本之間的界限。這與數(shù)字BER不同，并不會對發(fā)送和接收的預期數(shù)據(jù)進行確切比較。相反，首先必須量化樣本的誤差幅度，然后再確定是轉(zhuǎn)換錯誤，還是在轉(zhuǎn)換器和系統(tǒng)的預期非線性范圍內(nèi)。ADC后端數(shù)字接口的誤碼率必須低于轉(zhuǎn)換器的內(nèi)核CER，因此無法忽視。如果并非如此，那么數(shù)據(jù)輸出傳輸誤差將覆蓋CER并成為主要誤差來源。

　　亞穩(wěn)態(tài)

　　高速ADC中造成轉(zhuǎn)換錯誤的一個常見原因是一種稱為亞穩(wěn)態(tài)的現(xiàn)象。高速ADC在將模擬信號轉(zhuǎn)換為數(shù)字值的轉(zhuǎn)換過程中，往往會在不同階段使用多個梯級比較器。如果比較器無法確定模擬輸入是高于還是低于其參考點時，就會產(chǎn)生可能導致出現(xiàn)錯誤代碼的亞穩(wěn)態(tài)結果。當兩個比較器的輸入之差幅度非常小或為零時，就可能發(fā)生這種情況，此時無法進行正確比較。由于此錯誤值會沿著流水線傳播，因此ADC可能產(chǎn)生重大的轉(zhuǎn)換錯誤。

　　當差分模擬輸入為相對較大的正值或負值時，比較器可以快速計算出差值并給出明確決定。當差分值很小或為零時，比較器做出決定所需的持續(xù)時間會長很多。如果在此決定點之前比較器輸出鎖存，則將產(chǎn)生亞穩(wěn)態(tài)結果。

　　有些設計方案可以減輕這個問題。首先，將比較器的不確定范圍設計的非常小，迫使比較器在可能的最大模擬輸入條件范圍內(nèi)做出準確決定。但是，這可能造成電路功率和設計尺寸增加。

　　第二種方法是盡量延遲比較器采樣時間，給模擬輸入最長的時間建立至已知的比較器輸出值。但這種方法存在多個限制，因為延遲最長也只能持續(xù)到當前采樣時間結束，而后比較器必須繼續(xù)處理下一次采樣。第三種方法是采用智能錯誤檢測和校正算法，該算法會對比較器在高速ADC轉(zhuǎn)換過程后續(xù)階段中引入的不確定性進行數(shù)字補償。當比較器未能在最大允許時間內(nèi)做出決定時，邏輯可檢測到該缺失。然后，此信息可被附加到相關樣本上，以便未來進行內(nèi)部調(diào)整。識別出此警報時，可使用后處理步驟在樣本從轉(zhuǎn)換器輸出前糾正該錯誤。這可以從圖1中的AD9625看出，它是ADI公司的一款12位、2.5GSPS ADC.

　　圖1：可在AD9625的模數(shù)轉(zhuǎn)換過程內(nèi)識別比較器的不確定性。在后續(xù)步驟中執(zhí)行校正命令以校正樣本，然后再從轉(zhuǎn)換器輸出。