三相SPWM波形發(fā)生器的設(shè)計(jì)與仿真

　　本文設(shè)置正弦波a、b、c的輸出頻率fout為工頻信號(hào)頻率50Hz，令時(shí)鐘信號(hào)fclk為10kHz，頻率控制字M由以下公式計(jì)算。

(1)

　　公式轉(zhuǎn)換得：

(2)

　　此將數(shù)據(jù)代入公式(2)，可計(jì)算出頻率控制字M等于327.68，取整數(shù)等于328。

　　三路正弦波的初始相位設(shè)置由相位控制字設(shè)置模塊完成，該模塊主要完成將地址累加器的輸出地址分別加上三個(gè)相位控制字再輸出到正弦ROM。設(shè)相位控制字為P，對(duì)應(yīng)初相為O，則計(jì)算公式如下：

          (3)

　　因此，根據(jù)已知三相正弦波初相O分別為0o、120o、240o，代入公式(3)，可求得對(duì)應(yīng)的相位控制字取整數(shù)后分別為0、85、171。

3 三角波發(fā)生器模塊

　　三角波發(fā)生器模塊的設(shè)計(jì)通常有兩種方法完成：(1)采用計(jì)數(shù)器方法，利用VHDL語(yǔ)言設(shè)計(jì)一個(gè)向上向下計(jì)數(shù)器，從0開始計(jì)數(shù)，當(dāng)計(jì)數(shù)到256后再向下計(jì)數(shù)，當(dāng)計(jì)數(shù)為0時(shí)，再重復(fù)以上過(guò)程。將計(jì)數(shù)器的數(shù)據(jù)輸出就得到三角波數(shù)據(jù)輸出，這種方法得到的三角波頻率由計(jì)數(shù)器時(shí)鐘決定。(2)采用DDS原理方法，具體的實(shí)現(xiàn)與正弦波發(fā)生器實(shí)現(xiàn)的原理一樣，區(qū)別在于將正弦波原理框圖中ROM的正弦波數(shù)據(jù)換成三角波數(shù)據(jù)。三角波頻率的選擇可以根據(jù)實(shí)際電路設(shè)計(jì)需要來(lái)確定，本設(shè)計(jì)中設(shè)置了三角波輸出頻率為3KHz，三角波頻率越大，對(duì)正弦波的采樣率越高，使輸出的SPWM波形經(jīng)過(guò)LC濾波還原為正弦波時(shí)諧波越小。

4 數(shù)據(jù)比較器模塊

　　數(shù)據(jù)比較器模塊主要完成將正弦波數(shù)據(jù)與三角波數(shù)據(jù)進(jìn)行比較，輸出SPWM波形。數(shù)據(jù)比較器的位寬為8位。

5 死區(qū)時(shí)間控制模塊

　　為了防止后級(jí)H橋上下開關(guān)功率管同時(shí)閉合而造成功率管或者其它器件損壞^[4] ，需要在SPWM與反向NSPWM的輸出端加一個(gè)死區(qū)時(shí)間控制器，提高了后級(jí)電路的可靠性。

　　死區(qū)時(shí)間控制器的設(shè)計(jì)思想是當(dāng)SPWM信號(hào)由高電平跳變?yōu)榈碗娖綍r(shí)，NSPWM不是立刻由低變高，而是延時(shí)一段時(shí)間后再變?yōu)楦唠娖健Ｍ?，SPWM信號(hào)由低變高時(shí)SPWM信號(hào)的輸出也不能立刻輸出，而是先讓NSPWM由高變低，延時(shí)一小段時(shí)間后再讓SPWM變?yōu)楦唠娖健＿@一小段延時(shí)時(shí)間稱為死區(qū)時(shí)間。死區(qū)時(shí)間的長(zhǎng)短應(yīng)根據(jù)開關(guān)管的開關(guān)速度來(lái)選擇。本設(shè)計(jì)中設(shè)置死區(qū)時(shí)間為1uS。死區(qū)時(shí)間控制器模塊在Quartus II 9.1環(huán)境的仿真如圖4所示，其中a為輸入的方波信號(hào)，b、c為輸出反向帶死區(qū)時(shí)間的控制信號(hào)輸出。

6 測(cè)試

　　本設(shè)計(jì)使用了臺(tái)灣友晶公司生產(chǎn)的FPGA實(shí)驗(yàn)板(型號(hào)為DE2-70)進(jìn)行驗(yàn)證。實(shí)驗(yàn)表明該方法能夠很方便地產(chǎn)生三相SPWM波形，并且載波與調(diào)制波信號(hào)均可任意調(diào)節(jié)。圖5上部分為示波器測(cè)試其中1路的SPWM與NSPWM信號(hào)的示波器波形，下部分為示波器測(cè)量SPWM與NSPWM信號(hào)死區(qū)時(shí)間為1uS時(shí)的信號(hào)。

7 結(jié)束語(yǔ)

　　設(shè)計(jì)了一種基于數(shù)字系統(tǒng)的三相SPWM波形發(fā)生器的方法。結(jié)合DDS技術(shù)原理與VHDL語(yǔ)言可對(duì)SPWM的載波頻率、調(diào)制波頻率進(jìn)行調(diào)節(jié)。并且設(shè)計(jì)了死區(qū)時(shí)間控制器，利用FPGA設(shè)計(jì)了死區(qū)時(shí)間可精確調(diào)節(jié)的SPWM信號(hào)發(fā)生器，解決了傳統(tǒng)器件在設(shè)計(jì)SPWM信號(hào)發(fā)生器時(shí)對(duì)死區(qū)時(shí)間控制不精確、不穩(wěn)定等問(wèn)題，本設(shè)計(jì)在Quartus II 9.1環(huán)境進(jìn)行了仿真，并最終下載到DE2-70實(shí)驗(yàn)平臺(tái)進(jìn)行了實(shí)驗(yàn)測(cè)試驗(yàn)證了該方法的可行性，并且該信號(hào)發(fā)生器輸出SPWM波形穩(wěn)定，可根據(jù)后級(jí)選用的開關(guān)管參數(shù)來(lái)精確調(diào)節(jié)輸出信號(hào)的死區(qū)時(shí)間，可降低開關(guān)管的損耗。

參考文獻(xiàn):

　　[1] 王春俠，聶翔 . 基于面積等效法的SPWM 發(fā)生器的設(shè)計(jì)[J] . 微計(jì)算機(jī)信息, 2008(24) : 216-217

　　[2] 李曉寧 . 基于FPGA的SPWM波形控制器設(shè)計(jì)[J] . 實(shí)驗(yàn)技術(shù)與管理，2010(27) : 60-61

　　[3] 陳湘令，張瑩.基于DSP變頻器的SPWM控制算法[J].微計(jì)算機(jī)信息，2007,23:134-136

　　[4] [美]Ron Lenk著 王正仕等編譯 實(shí)用開關(guān)電源設(shè)計(jì)[M].北京：人民郵電出版社，2006.4:15-20