迎接可穿戴設(shè)備時(shí)代的設(shè)計(jì)挑戰(zhàn)

　　例如，常用于CMOS圖像傳感器的Sub-LVDS接口采用與許多常用應(yīng)用處理器使用的CSI-2接口不同的數(shù)據(jù)幀格式(圖1)。此外，器件的接口還可能具備不同數(shù)量的串行通道。另一個(gè)導(dǎo)致“數(shù)字?jǐn)嗔?rdquo;的原因是，許多通用MCU具備GPIO以及其他并行接口，其必須要轉(zhuǎn)換成一種現(xiàn)在大多數(shù)傳感器和顯示屏使用的串行格式。此外，可穿戴應(yīng)用中采用的緊湊封裝MCU的引腳數(shù)量太少，限制了其可直接訪問的器件數(shù)量。

　　應(yīng)用處理器所支持的接口與眾多傳感器和輸出設(shè)備所要求的接口之間也存在著“功能性鴻溝”。一個(gè)簡單的例子是，可穿戴設(shè)備可實(shí)現(xiàn)電視機(jī)或其他電子產(chǎn)品的紅外遠(yuǎn)程控制。而這種情況下，大多數(shù)MCU并不具備的LED驅(qū)動能力成為了應(yīng)用處理器和紅外(IR)LED之間的“功能性鴻溝”。

　　IR編碼器是一種純數(shù)字功能，至少從理論上來說可以由MCU的應(yīng)用處理器實(shí)現(xiàn)。但是在許多情況中，這并不是最理想的解決方案，因?yàn)閷?shí)時(shí)編碼需要占用的處理器資源已經(jīng)超過了系統(tǒng)能夠節(jié)省的資源。并且，應(yīng)用處理器在編碼任務(wù)上花費(fèi)的額外時(shí)間將導(dǎo)致消耗過多有限的系統(tǒng)功耗，因此最好使用硬件實(shí)現(xiàn)。

　　基于FPGA的解決方案

　　現(xiàn)在，F(xiàn)PGA可提供高性價(jià)比的方式來實(shí)現(xiàn)接口間的橋接以及為現(xiàn)有的器件添加新功能并縮短設(shè)計(jì)周期。而早期的可編程邏輯器件相對來說過于昂貴，并且功耗驚人，所以常用來作為初代設(shè)計(jì)或小批量產(chǎn)品的原型設(shè)計(jì)工具和“膠合”元件。

　　步入21世紀(jì)后，深亞微米工藝和新架構(gòu)的發(fā)展帶動了性能和通用性增強(qiáng)的新型FPGA的實(shí)現(xiàn)，并顯著降低了成本和功耗。這使得現(xiàn)在的FPGA能夠在可穿戴電子設(shè)備中發(fā)揮多種作用。

　　當(dāng)然，F(xiàn)PGA仍在其傳統(tǒng)的應(yīng)用領(lǐng)域中不斷發(fā)揮作用，如提供“膠合”邏輯、實(shí)現(xiàn)基礎(chǔ)功能，包括提供額外的邏輯單元(門電路、鎖存器、觸發(fā)器等)，添加輸入信號調(diào)節(jié)(電平轉(zhuǎn)換、施密特觸發(fā)器和反相器)，以及為已有的主機(jī)處理器I/O互連提供擴(kuò)展路徑。

　　FPGA還能用于實(shí)現(xiàn)前文所提到的更復(fù)雜的功能。其最簡單的形式是提供橋接功能，如圖2所示，F(xiàn)PGA能解決圖1中展示的傳感器Sub-LVDS接口與應(yīng)用處理器的CSI-2 I/O總線之間的橋接問題。

　　圖2：嵌入式圖像傳感器和應(yīng)用處理器間的橋接。

　　在串/并轉(zhuǎn)換應(yīng)用中也經(jīng)常使用基于FPGA的橋接。圖3展示了可編程邏輯器件是怎樣將應(yīng)用處理器的標(biāo)準(zhǔn)并行總線轉(zhuǎn)換成現(xiàn)在的可穿戴設(shè)備顯示屏最常用的MIPI DSI接口的串行格式的。在該應(yīng)用中，F(xiàn)PGA負(fù)責(zé)實(shí)現(xiàn)以下功能：

　　重新定義圖像傳感器的LVDS輸出格式，以匹配應(yīng)用處理器支持的通道數(shù)量和數(shù)據(jù)速率;

　　將傳感器的數(shù)據(jù)時(shí)鐘信號傳輸至應(yīng)用處理器，實(shí)現(xiàn)任何所需的信號編碼;

　　使用可編程邏輯而不是應(yīng)用處理器有限的機(jī)器周期來實(shí)現(xiàn)屏幕刷新動作。

　　圖3：用于可穿戴設(shè)備顯示屏的GPIO/DSI橋接。

　　橋接功能也可用作基于FPGA的更大系統(tǒng)元件的構(gòu)建模塊，如實(shí)現(xiàn)圖4中的雙輸入橋接/處理器，它將接收來自2個(gè)獨(dú)立圖像傳感器的CSI-2串行數(shù)據(jù)流，并將其處理為單個(gè)CSI-2或并行或HiSPI輸出。根據(jù)所選的算法，可對獨(dú)立的數(shù)據(jù)流進(jìn)行色彩調(diào)整或在時(shí)間或空間上進(jìn)行補(bǔ)償生成單幅3D圖像，或在屏幕坐標(biāo)空間的不同位置對其單獨(dú)顯示產(chǎn)生畫中畫效果。

　　圖4：FPGA可用于實(shí)現(xiàn)實(shí)時(shí)視頻處理功能，如生成3D立體圖像、視場或畫中畫。