迎接可穿戴設(shè)備時(shí)代的設(shè)計(jì)挑戰(zhàn)

　　FPGA助力節(jié)能技術(shù)

　　在前面的幾個(gè)例子中，設(shè)計(jì)的主要目的是為了增強(qiáng)應(yīng)用處理器本身的互連或功能。但這些基于FPGA的解決方案還提供了另一個(gè)重要的好處：使得MCU或ASSP無(wú)需同時(shí)執(zhí)行一個(gè)或多個(gè)計(jì)算密集型任務(wù)，從而節(jié)省了有限的處理器資源。

　　但是，在許多情況下，這些設(shè)計(jì)的功耗降低具有更重要的意義。例如，圖3中的設(shè)計(jì)包含了一個(gè)硬件屏幕刷新功能，其僅需消耗傳統(tǒng)處理器內(nèi)核所需功率的一小部分。同樣，圖4中的一些小尺寸、低功耗FPGA邏輯器件獨(dú)立于主機(jī)處理器執(zhí)行圖像處理任務(wù)，這使得主機(jī)處理器大部分時(shí)間可處于節(jié)能睡眠模式。

　　下面探討的許多應(yīng)用都使用這種節(jié)能設(shè)計(jì)方法，適用于大多數(shù)有低功耗需求的可穿戴應(yīng)用。

　　FPGA可加速設(shè)計(jì)升級(jí)和新設(shè)計(jì)實(shí)現(xiàn)

　　可穿戴電子設(shè)備發(fā)展迅速，每一代新產(chǎn)品都比上一代添加了更多的功能和特性。在這些應(yīng)用中，小尺寸、低成本的FPGA經(jīng)常被用來(lái)擴(kuò)展可穿戴式設(shè)備應(yīng)用處理器的基本功能。

　　許多現(xiàn)代的微控制器都有強(qiáng)大的計(jì)算能力來(lái)管理傳感器和處理其產(chǎn)生的數(shù)據(jù)，并將它與其他數(shù)據(jù)流進(jìn)行整合。但使用微控制器來(lái)完成這些工作會(huì)占用寶貴的I/O資源，并要求處理器長(zhǎng)時(shí)間處于工作狀態(tài)，從而會(huì)影響電池壽命。

　　而FPGA可以用來(lái)創(chuàng)建半自主的I/O模塊，能夠從多個(gè)傳感器收集數(shù)據(jù)，并在沒(méi)有處理器干預(yù)的情況下完成其他高級(jí)功能。“永遠(yuǎn)在線”的低功耗計(jì)步器采用3軸加速度計(jì)作為主要傳感器，記錄佩戴者的步數(shù)，計(jì)算所走的距離并測(cè)定燃燒的卡路里以及運(yùn)動(dòng)時(shí)間。

　　在該設(shè)計(jì)中，一些FPGA邏輯單元被配置用作加速度計(jì)的I2C接口和應(yīng)用處理器SP I/O總線之間的橋接。其他的FPGA功能塊用于配置和管理加速度計(jì)?？删幊踢壿嬕部梢杂糜谔幚碓嫉募铀俣扔?jì)數(shù)據(jù)，針對(duì)帶有噪聲的數(shù)據(jù)流采用統(tǒng)計(jì)學(xué)濾波和步數(shù)檢測(cè)算法。FPGA的另一部分功能是用來(lái)緩存得到的步數(shù)和加速度信息，直到主機(jī)處理器從低功耗睡眠狀態(tài)喚醒并收集這些數(shù)據(jù)。采用可編程邏輯內(nèi)核來(lái)執(zhí)行這些計(jì)算密集型任務(wù)，可使應(yīng)用處理器長(zhǎng)時(shí)間處于睡眠模式，從而有助于減少計(jì)步器的功耗。通過(guò)FPGA實(shí)現(xiàn)這些功能也使設(shè)計(jì)人員能夠在不影響計(jì)步器的性能和精度的情況下，使用更簡(jiǎn)單、更低功耗的微控制器。

　　FPGA提供可擴(kuò)展的解決方案

　　采用FPGA的另一個(gè)優(yōu)點(diǎn)是，F(xiàn)PGA廠商通常會(huì)提供一系列類(lèi)似的器件，每個(gè)器件有不同的可編程邏輯和I/O組合。使用FPGA作為ASIC的補(bǔ)充或替代，設(shè)計(jì)工程師可以選擇他們目前所需的邏輯門(mén)數(shù)量，開(kāi)發(fā)大小合適的解決方案。

　　由于同一FPGA系列的器件共享參數(shù)、特性和開(kāi)發(fā)資源，各種邏輯密度和I/O配置選擇使得制造商可以采取“升級(jí)時(shí)再購(gòu)買(mǎi)”的策略，為現(xiàn)有的設(shè)計(jì)添加新的功能，或重組現(xiàn)有的功能開(kāi)發(fā)新的產(chǎn)品。由于同一系列器件共享通用的工具鏈和IP庫(kù)，設(shè)計(jì)工程師可以迅速將升級(jí)和后續(xù)設(shè)計(jì)從設(shè)想變?yōu)楫a(chǎn)品推向市場(chǎng)。

　　總結(jié)

　　可穿戴設(shè)備的標(biāo)準(zhǔn)架構(gòu)、功能集和專(zhuān)用芯片的缺失為本來(lái)就面臨緊張成本、功耗和尺寸約束的移動(dòng)消費(fèi)電子設(shè)計(jì)帶來(lái)了許多前所未有的挑戰(zhàn)。本文介紹了FPGA能夠通過(guò)一些簡(jiǎn)單的方法幫助設(shè)計(jì)工程師解決上述問(wèn)題，例如：為現(xiàn)有微控制器、傳感器、顯示器等之間的接口橋接，為現(xiàn)有的微控制器和ASSP添加新的互連和功能，以及在某些情況下提供了一種替代ASIC或SoC的選擇。

　　由于其靈活性、可擴(kuò)展性和較低的解決方案成本，F(xiàn)PGA為許多類(lèi)型的產(chǎn)品重新定義了傳統(tǒng)的設(shè)計(jì)周期，為設(shè)計(jì)工程師提供了許多超越傳統(tǒng)ASIC的優(yōu)點(diǎn)。