基于ADF4106的鎖相環(huán)頻率器研究與設(shè)計(jì)

摘要：本文由鎖相環(huán)頻率合成器的基本工作原理入手，介紹基于鎖相環(huán)芯片ADF4106的工作特性，并結(jié)合環(huán)路濾波器、壓控振蕩器和射頻通路設(shè)計(jì)出一種輸出頻率為2GHz的頻率合成器，并經(jīng)過(guò)印制板加工及測(cè)試，驗(yàn)證實(shí)驗(yàn)結(jié)果滿足設(shè)計(jì)指標(biāo)。

引言

　　頻率合成器^[1-2]的功能就是給收發(fā)機(jī)中的變頻電路提供頻率可編程的本地載波信號(hào)，是無(wú)線收發(fā)機(jī)的核心模塊之一，其性能對(duì)通信系統(tǒng)的通信質(zhì)量具有重大影響。目前頻率合成器主要有直接模擬頻率合成技術(shù)(DS)、鎖相環(huán)頻率合成技術(shù)(PLL)、直接數(shù)字頻率合成技術(shù)(DDS)、混合頻率合成技術(shù)四種實(shí)現(xiàn)方式，其中鎖相環(huán)頻率合成器是射頻電路中最常使用的一種結(jié)構(gòu)，相比于其他幾種結(jié)構(gòu)，PLL結(jié)構(gòu)能夠在有限的功耗限制下合成高性能的載波信號(hào)。本文基于鎖相環(huán)芯片ADF4106設(shè)計(jì)了一種數(shù)字鎖相環(huán)頻率合成器，具有超寬的帶寬、較好的噪聲特性、快速鎖定時(shí)間，以及功耗低和體積小等特點(diǎn)，從而被廣泛應(yīng)用于無(wú)線通信系統(tǒng)中。

1 鎖相環(huán)頻率合成器的基本工作原理

　　鎖相環(huán)(PLL)是一個(gè)相位誤差控制系統(tǒng)，通過(guò)將輸入信號(hào)與壓控振蕩器(VCO)輸出信號(hào)之間的相位進(jìn)行比較，產(chǎn)生相位誤差電壓經(jīng)處理后去調(diào)整壓控振蕩器的相位。當(dāng)環(huán)路鎖定時(shí)，輸入信號(hào)與壓控振蕩器輸出信號(hào)頻差為零，相位差不再隨時(shí)間變化，此時(shí)誤差控制電壓為一固定值，壓控振蕩器輸出頻率與輸入信號(hào)頻率相等，即f_out=(N/R)*f_in。鎖相環(huán)基本原理框圖如圖1所示。

　　鎖相環(huán)主要結(jié)構(gòu)由VCO、鑒相器(PFD)、分頻器和環(huán)路濾波器(LPF)組成。其中，PFD主要功能是進(jìn)行相位比較的，它把VCO輸出信號(hào)N分頻后與輸入頻率R分頻后進(jìn)行比較，產(chǎn)生誤差控制電壓。LPF的作用是濾除誤差電壓中的高頻成分和噪聲，以保證環(huán)路所要求的性能，提高系統(tǒng)的穩(wěn)定性。VCO受控制電壓的控制，使其輸出頻率向參考信號(hào)的頻率靠近，兩者頻率之差越來(lái)越小，直至消除頻差而相位同步實(shí)現(xiàn)鎖定。在實(shí)際設(shè)計(jì)中，可以通過(guò)程序改變分頻比R、N，從而獲得需要的穩(wěn)定輸出頻率。

2 方案設(shè)計(jì)與實(shí)現(xiàn)

2.1 鎖相環(huán)芯片ADF4106結(jié)構(gòu)功能介紹

　　ADF4106是ADI公司生產(chǎn)的集成鎖相環(huán)頻率合成器芯片，利用該芯片可以實(shí)現(xiàn)無(wú)線收發(fā)機(jī)上變頻和下變頻部分的本地振蕩。ADF4106由一個(gè)低噪聲數(shù)字PFD、一個(gè)精確的電荷泵、一個(gè)可編程基準(zhǔn)分頻器R(14位)、可編程A(6位)、B(13位)計(jì)數(shù)器和一個(gè)雙模前置分頻器P/P+1組成。A、B計(jì)數(shù)器和雙模前置分頻器相連接實(shí)現(xiàn)一個(gè)分頻器N，且N=PB+A。該芯片具有6GHz的頻率帶寬，2.7V~3.3V的供電電壓，獨(dú)立的電荷泵供電電壓，可編程的雙模前置分頻器P/P+1，其值可取8/9、16/17、32/33和64/65，同時(shí)還具有三線串行接口、模擬數(shù)字鎖定檢測(cè)、硬件軟件低功耗模式等特性。ADF4106同外部LPF和VCO可以組成一個(gè)完整的PLL電路。由于ADF4106的寬帶特性消除了許多高頻系統(tǒng)中倍頻器的使用，從而簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)和降低了成本。

　　在本文設(shè)計(jì)中，設(shè)計(jì)實(shí)現(xiàn)2GHz的頻率合成器，且要求2GHz頻率信號(hào)分兩路輸出，并保證其中一路輸出信號(hào)功率達(dá)到13dBm。該電路主要由ADF4106、LPF、VCO和射頻信號(hào)輸出部分組成。根據(jù)圖1，選取輸入信號(hào)頻率fin=10MHz，該信號(hào)在進(jìn)入ADF4106的Refin引腳前通過(guò)一個(gè)T型匹配網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)阻抗匹配。為了保證PFD輸入信號(hào)頻率為1MHz，需要通過(guò)編程設(shè)定基準(zhǔn)分頻器R的值為10，分頻器N的值為2000。

　　ADF4106具有一個(gè)簡(jiǎn)單的SPI兼容串行接口向器件引腳CLK、DATA、LE寫(xiě)數(shù)據(jù)，當(dāng)LE為上升沿時(shí)，將CLK每個(gè)時(shí)鐘上升沿存儲(chǔ)到寄存器中的24位數(shù)據(jù)送入合適的鎖存器中。串行輸入時(shí)序圖如圖2所示。