基于ADF4106的鎖相環(huán)頻率器研究與設(shè)計(jì)

2.2 LPF設(shè)計(jì)

　　LPF在頻率合成器設(shè)計(jì)過(guò)程中直接影響到頻率合成器的相位噪聲和轉(zhuǎn)換頻率，由于PFD的輸出不但包含直流控制信號(hào),還有一些高頻諧波成分, LPF通過(guò)對(duì)電阻電容進(jìn)行適當(dāng)?shù)膮?shù)設(shè)置,可以濾除高頻成分，避免這些諧波對(duì)下一級(jí)VCO電路產(chǎn)生影響。LPF可以分為有源濾波器和無(wú)源濾波器，本文設(shè)計(jì)的無(wú)源LPF將電荷泵輸出電流轉(zhuǎn)換成控制電壓，同時(shí)抑制鑒相頻率的輸出紋波。在電路設(shè)計(jì)過(guò)程中，由于二階LPF很難抑制環(huán)路帶寬頻率十倍以上的紋波，所以采用三階LPF^[3]，提高對(duì)雜散頻率的抑制程度。三階LPF的電路圖如圖3所示，對(duì)于LPF中電容和電阻的數(shù)值，可以通過(guò)Analog器件公司(ADI)提供的LPF仿真軟件ADIsimPLL和安捷倫公司(注：現(xiàn)更名為是德科技公司)的ADS仿真軟件進(jìn)行仿真得到，通過(guò)設(shè)定相關(guān)參數(shù)，并經(jīng)過(guò)不斷的優(yōu)化和調(diào)試得出LPF各器件參數(shù)值為：C1=100pF，C2=1.5nF，C3=20pF，R1=4.3kΩ，R2=6.2kΩ。

2.3 VCO功能介紹

　　VCO作為一個(gè)電壓頻率轉(zhuǎn)換器，由于其能夠產(chǎn)生最終輸出信號(hào)頻率，所以在PLL中占有重要地位。VCO是一種具有線性控制特性的調(diào)頻振蕩器，其輸出頻率隨控制電壓的改變而改變，使輸出信號(hào)頻率向參考信號(hào)的頻率接近，直至消除頻差實(shí)現(xiàn)鎖定。

　　VCO ^[4]具有相位噪聲、頻率穩(wěn)定度、頻率范圍、諧波抑制等器件特性。本文從設(shè)計(jì)指標(biāo)要求考慮，選取Z-Communications公司的CRO2000作為壓控振蕩器，由于該器件具有較低的相位噪聲、很好的諧波抑制、較好的線性度以及容易焊接的器件封裝，故選取該器件作為PLL的VCO，并在實(shí)際應(yīng)用中取得良好的性能。

2.4 射頻通路設(shè)計(jì)

　　由于VCO輸出負(fù)載阻抗為50Ω，故要求2GHz輸出信號(hào)射頻走線阻抗[5]同樣為50Ω，本文印制板使用疊層的方式，其中第一層介質(zhì)材料為Rogers4350B，板厚為20mil，介電常數(shù)為3.48，通過(guò)仿真軟件Polar Si9000計(jì)算得到射頻走線寬度為40mil。射頻通路設(shè)計(jì)框圖如圖4所示。

　　本文要求2GHz頻率信號(hào)通過(guò)Y型電阻式功分器分兩路輸出，并保證其中一路輸出信號(hào)功率達(dá)到13dBm。由于VCO輸出信號(hào)功率較小，需要在通路中加入放大器ERA-5SM，保證輸出功率值，同時(shí)為了抑制2GHz信號(hào)之外的諧波和非諧波等干擾，需要在兩個(gè)通路輸出端加上低通濾波器LFCN-2000。

2.5 鎖相環(huán)頻率器電路原理圖及測(cè)試結(jié)果

　　基于上述鎖相環(huán)頻率器各模塊的介紹和設(shè)計(jì)，最終電路設(shè)計(jì)如圖5所示。根據(jù)圖5所示原理圖，畫(huà)出相應(yīng)的PCB外協(xié)加工，將加工的印制板安裝到提前設(shè)計(jì)好的屏蔽盒中進(jìn)行測(cè)試，安捷倫N9020A測(cè)試結(jié)果如圖6、圖7所示。其中圖6為輸出信號(hào)功率測(cè)試結(jié)果，圖7為相位噪聲測(cè)試結(jié)果。

　　由圖6可知，在輸出信號(hào)2GHz處功率為14.22dBm，滿(mǎn)足信號(hào)功率達(dá)到13dBm的要求。同時(shí)由圖7可知，輸出信號(hào)單邊帶相噪為-103.136dBc/Hz@10kHz處，同樣滿(mǎn)足設(shè)計(jì)指標(biāo)。

3 總結(jié)

　　頻率合成器在現(xiàn)代通信系統(tǒng)中具有舉足輕重的地位，其性能的好壞決定了通信系統(tǒng)的性能指標(biāo)。本文基于鎖相環(huán)芯片ADF4106設(shè)計(jì)的頻率器具有低噪聲、低功耗、低成本及電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，從而被廣泛應(yīng)用于無(wú)線通信系統(tǒng)領(lǐng)域。

參考文獻(xiàn)：

　　[1]Roland E. Best.Phase-Locked Loops Design, Simulation, and Applications[M].The McGraw-Hill Companies,2003

　　[2]池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].清華大學(xué)出版社,2006

　　[3]趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計(jì)[J].無(wú)線電工程，2006,36(4):39-41

　　[4]沈軍,郭勇,李志鵬.基于FPGA的DPLL設(shè)計(jì)與仿真實(shí)現(xiàn)[J].微計(jì)算機(jī)信息,2007,24(5):201-203

　　[5]欒秀珍,房少軍,金紅,邰佑誠(chéng).微波技術(shù)[M].北京郵電大學(xué)出版社,2009