FPGA入門者必讀寶典：詳述開發(fā)流程每一環(huán)節(jié)的物理含義和實現(xiàn)目標(biāo)

　　(3)從并模式

　　從上面看到，主模式下的連接還是很簡單的。但是有時候，系統(tǒng)可能用其他微處理器來對FPGA進(jìn)行配置。這里的微處理器可以指FPGA內(nèi)嵌的處理器，比如說Nios.微處理器控制著何時配置FPGA，從哪讀取配置文件。如圖16，這種方式的優(yōu)點是處理器可以靈活隨時變更FPGA配置，同時配置的速度也快。微處理器先從外部存儲設(shè)備里讀取一個字節(jié)的數(shù)，然后寫到FPGA里。

　　圖16

　　(4)從串模式

　　理解了從并模式，從串模式就不用很多解釋了，它的特點就是節(jié)約FPGA管腳I/O.

　　(5)多片級聯(lián)

　　多片模式有兩種，一種是采用菊花鏈的思想，多片F(xiàn)PGA共享一個存儲器，另外一個是可以使用其他存儲器配置不同的FPGA.如果所示是一個共享型的結(jié)構(gòu)，顯示啟動了。這里分主FPGA和從FPGA，主FPGA和存儲器是使用串行主模式來配置，而后面那個的配置是通過第一配置好的FPGA上微處理器進(jìn)行協(xié)調(diào)的。

　　圖17

　　5.8.4模式選擇

　　現(xiàn)今FPGA應(yīng)該可以支持上面五種配置模式，是通過3個模式引腳來實現(xiàn)的，具體的映射如下表，在今后模式還是有可能增加的。

　　在PS模式下，如果你用電纜線配置板上的FPGA芯片，而這個FPGA芯片已經(jīng)有配置芯片在板上，那你就必須隔離纜線與配置芯片的信號。一般平時調(diào)試時不會把配置芯片焊上的，這時候用纜線下載程序。只有在調(diào)試完成以后，才把程序燒在配置芯片中，然后將芯片焊上?；蛘吲渲眯酒褪强梢苑奖闳∠潞干系哪欠N。這樣出了問題還可以方便地調(diào)試。。

　　對FPGA芯片的配置中，可以采用AS模式的方法，如果采用EPCS的芯片，通過一條下載線進(jìn)行燒寫的話，那么開始的"nCONFIG，nSTATUS"應(yīng)該上拉，要是考慮多種配置模式，可以采用跳線設(shè)計。讓配置方式在跳線中切換，上拉電阻的阻值可以采用10K一般在做FPGA實驗板的時候，用AS+JTAG方式，這樣可以用JTAG方式調(diào)試，而最后程序已經(jīng)調(diào)試無誤了后，再用AS模式把程序燒到配置芯片里去。

　　5.9開發(fā)工具總結(jié)

　　在圍繞圖1把FPGA開發(fā)流程講完后，這里對每個環(huán)節(jié)中設(shè)計的相關(guān)軟件進(jìn)行總結(jié)，如下表所示。畢竟充分利用各種工具的特點，進(jìn)行多種EDA工具的協(xié)同設(shè)計，對FPGA的開發(fā)是非常重要的。充分利用了這些EDA工具的優(yōu)點，能夠提高開發(fā)效率和系統(tǒng)性能。

　　表中列出的每種EDA工具都有自己的特點。一般由FPGA廠商提供的集成開發(fā)環(huán)境，如Altera Quartus II和Xilinx ISE，在邏輯綜合和設(shè)計仿真環(huán)節(jié)都不是非常優(yōu)秀，因此一般都會提供第三方EDA工具的接口，讓用戶更方便地利用其他EDA工具。為了提高設(shè)計效率，優(yōu)化設(shè)計結(jié)果，很多廠家提供了各種專業(yè)軟件，用以配合FPGA芯片廠家提供的工具進(jìn)行更高效的設(shè)計。

　　比較常見的使用方式是：FPGA廠商提供的集成開發(fā)環(huán)境、專業(yè)邏輯仿真軟件、專業(yè)邏輯綜合軟件一起使用，進(jìn)行多種EDA工具的協(xié)同設(shè)計。比如Quartus II+ModelSim+FPGA Compiler II，ISE+ModelSim+Synplify Pro等等。