使用全新的開(kāi)放式標(biāo)準(zhǔn)為下一代便攜式設(shè)備提供動(dòng)力

　　當(dāng)今的電源轉(zhuǎn)換效率已達(dá)到了一個(gè)平臺(tái)發(fā)展期，電池技術(shù)的發(fā)展速度又無(wú)法滿足 3G 手機(jī)和其他多功能便攜式設(shè)備日益增長(zhǎng)的功率需求。一種全新的開(kāi)放式標(biāo)準(zhǔn)不但提供了設(shè)計(jì)更具能效的系統(tǒng)方法，更可以起到節(jié)能之功效，并且能將便攜式設(shè)備的電池使用壽命增加 25%到 400%。

　　電源管理變得比以往任何時(shí)候更加重要，因?yàn)橄M(fèi)者需要在他們的下一代便攜式設(shè)備中加入更多的功能。但問(wèn)題在于 , 下一代便攜式設(shè)備需要增強(qiáng)的彩色顯示屏、更快的處理器（在更低的電壓下運(yùn)行）、更快的無(wú)線調(diào)制解調(diào)器和更多的板載應(yīng)用處理器。這種復(fù)雜性導(dǎo)致了功耗大幅增加以及更加復(fù)雜的電源管理問(wèn)題。因此，如果沒(méi)有新的電源管理方法，下一代手機(jī)的電池使用壽命可能會(huì)減少到消費(fèi)者預(yù)期的三分之一以下。

　　那么，現(xiàn)在的一個(gè)大問(wèn)題是如何對(duì)這些新應(yīng)用進(jìn)行供電，同時(shí)使大小、成本和電池使用壽命達(dá)到消費(fèi)者的期望。

　　如今，電源管理策略?xún)H僅集中在解決功率傳輸問(wèn)題以提升效率。電源管理 IC 生產(chǎn)商一直在努力增加其產(chǎn)品的轉(zhuǎn)換效率，但是，即使生產(chǎn)商可以將效率從 95％ 增加到 97％，這仍不足以對(duì)新應(yīng)用提供足夠電力。 

　　同時(shí)，電池生產(chǎn)商現(xiàn)在采用相對(duì)成熟的技術(shù)：鎳氫電池、鋰離子電池和鎳鎘電池的能量密度預(yù)計(jì)在近期不會(huì)有較大的增長(zhǎng)。此外，諸如燃料電池之類(lèi)的新型技術(shù)還需幾年才能投入商用。

　　處理器的非協(xié)作性設(shè)計(jì)技術(shù)和結(jié)構(gòu)選擇都不會(huì)起到很大作用。例如，在數(shù)字領(lǐng)域，ARM 一直在使用一系列的低功率設(shè)計(jì)技術(shù)來(lái)使其處理器芯片所用的功率最小化。但是，這些技術(shù)受到傳統(tǒng)系統(tǒng)設(shè)計(jì)的固定電壓和固定頻率的限制。要達(dá)到更高級(jí)別的 CPU 能量效率，需要超越這些約束，對(duì)功率和性能進(jìn)行自適應(yīng)控制。

　　因此，便攜式設(shè)備生產(chǎn)商有兩種選擇。他們可以選擇更大的電池，也可以在他們的設(shè)計(jì)中不再僅僅關(guān)注各個(gè)局部，而去尋找使整個(gè)系統(tǒng)電源管理效率實(shí)現(xiàn)巨大突破的方式。

Radio收音機(jī)

RF System射頻系統(tǒng)

Baseband Processor基帶處理器

Analog BB模擬 BB

Battery System電池系統(tǒng)

APPS Processor APPS 處理器

Power Management (Integrated or Discrete)電源管理（集成或分立）

Audio Sub-system音頻子系統(tǒng)

User Interface/User Experience 用戶(hù)接口/用戶(hù)體驗(yàn)

Display & Lighting Technology顯示/照明技術(shù)
 
　　圖 1：兩個(gè)新接口標(biāo)準(zhǔn)向設(shè)計(jì)人員提供了大幅增加便攜式設(shè)計(jì)能效的技術(shù)：將電源管理 IC 連接至數(shù)字 SoC 的 PowerWise 接口，將數(shù)字 SoC 連接至顯示屏的移動(dòng)像素鏈路。

　　這種進(jìn)退兩難的局面需要從根本上重新思考電源管理,以及開(kāi)發(fā)新系統(tǒng)的整體方案。這意味著電源管理的定義將超出功率傳輸?shù)母拍?，擴(kuò)展至包括電源分配和功率損耗。這同時(shí)也意味著將功率傳輸系統(tǒng)與功率損耗系統(tǒng)相關(guān)聯(lián)，以便這兩個(gè)系統(tǒng)可以相互溝通，從而起到大幅節(jié)電的目的。

　　為實(shí)現(xiàn)有效的節(jié)能，生產(chǎn)商將需采用一種新型工業(yè)模式。 

　　從傳統(tǒng)角度來(lái)看，電源管理 IC 生產(chǎn)商和處理器生產(chǎn)商各自開(kāi)發(fā)他們的技術(shù)。將來(lái)，他們將需要部署一種系統(tǒng)級(jí)的解決方案，智能化地管理嵌入式系統(tǒng)內(nèi)的性能和功耗，并且他們將需要采用開(kāi)放式的標(biāo)準(zhǔn)，以便允許他們將他們的技術(shù)關(guān)聯(lián)在一起。目前提議使用兩種新型標(biāo)準(zhǔn)：一種是 PowerWise 接口，可以減少數(shù)字 SoC 設(shè)備的功耗，另一種是移動(dòng)像素鏈路，可以減少便攜式應(yīng)用中顯示屏和相機(jī)的數(shù)字接口的功耗和噪聲級(jí)。

處理器系統(tǒng)電源管理
 
　　PowerWise 技術(shù)是一種降低數(shù)字 SoC 器件功耗的系統(tǒng)級(jí)方法。對(duì)于手機(jī)，PowerWise 可以在多個(gè)階段上將電池的使用壽命增加 25% 到 400％。從概念上說(shuō)，PowerWise 可以創(chuàng)建閉環(huán)系統(tǒng)，其中功率損耗和功率傳輸系統(tǒng)能夠緊密協(xié)作，從而使對(duì)電源的需求最小化，同時(shí)提供最高的能效。

PLL+ REFERENCE OSC  PLL+參考振蕩器

EMBEDDED MEMORY嵌入式存儲(chǔ)器

HOUSEKEEPING FUNCTIONS, RTC, WAKEUP CONTROL保潔功能、RTC、喚醒控制…

PROCESSOR CORE處理器核心

OTHER INTEGRATED FUNCTIONS其他集成功能

POWER CONTROLLER電源控制器

PWI MASTER  PWI 主設(shè)備

Other Optional Regulators 其他可選穩(wěn)壓器

Regulator 2 (Optional) 穩(wěn)壓器 2（可選）

Regulator 3 (Optional) 穩(wěn)壓器 3（可選）

Regulator 4 (Optional) 穩(wěn)壓器 4（可選）

Core Voltage Regulator核心電壓穩(wěn)壓器

PWI SLAVE  PWI 從設(shè)備

I/O Interface  I/O 接口

Registers 寄存器

State Control 狀態(tài)控制

Optional Registers 可選寄存器

Other PMIC Integrated Functions 其他PMIC集成功能

　　圖 2：PowerWise 接口（SPWI 和 SCLK）將 SoC 的電源控制器與電源管理 IC 相聯(lián)，形成閉環(huán)系統(tǒng)，以便高速實(shí)時(shí)控制 SoC 多個(gè)數(shù)字部分的電壓。

　　這項(xiàng)技術(shù)的核心是 PowerWise 接口 (PWI)，它允許部署高級(jí)電源管理技術(shù)。SoC 器件中嵌入的電源控制器連接至 PWI 的一端。電源控制器根據(jù)處理器的應(yīng)用軟件工作負(fù)荷和環(huán)境狀況確定 SoC 的功率要求。外置電源管理集成電路連接至 PWI 的另一端。電源管理 IC 向 SoC 上的數(shù)字處理器提供所需的供電電壓和閾值電壓。

　　PowerWise 技術(shù)將分階段開(kāi)發(fā)。第一階段是開(kāi)發(fā)供電 ARM單芯片系統(tǒng)器件。美國(guó)國(guó)家半導(dǎo)體公司和 ARM 已經(jīng)共同部署整體的系統(tǒng)級(jí)解決方案。這種解決方案將美國(guó)國(guó)家半導(dǎo)體公司的 PowerWise 技術(shù)與 ARM 的智能能量管理器完美地結(jié)合在一起。

　　目前，美國(guó)國(guó)家半導(dǎo)體公司和 ARM 致力于將 PowerWise 應(yīng)用在手機(jī)設(shè)計(jì)中。對(duì)于首輪產(chǎn)品設(shè)計(jì)，手機(jī)的處理器效率將增加 25％ 到 75％。

減少功耗的方式
 
　　可以通過(guò)多種方式減少處理器的功耗。傳統(tǒng)的電源管理方法將處理器置于閑置或休眠模式。但是，這只有在不執(zhí)行任何操作時(shí)才會(huì)優(yōu)化功耗。第二種方法是降低處理器的工作頻率。這種方法可以減少平均功耗，但并不能減少系統(tǒng)使用的總能量。

　　另一種方法,動(dòng)態(tài)電壓調(diào)節(jié) (DVS) 可以根據(jù)處理器的工作頻率的減少,降低饋送給處理器的電壓。實(shí)際操作中，CPU 指示電源管理電路根據(jù) CPU 頻率/電壓對(duì)應(yīng)表中找到的值提供電壓。這些對(duì)應(yīng)表值是 CPU 特性所確定的最壞情況值。也就是說(shuō)，電壓電平必須足夠高，以便補(bǔ)償 CPU 的所有操作變化和工作溫度狀況。對(duì)應(yīng)值在系統(tǒng)操作過(guò)程中通過(guò)專(zhuān)用接口以開(kāi)環(huán)的方式傳送給電源管理電路。

　　PowerWise 技術(shù)------SoC 器件上的電源控制器、PowerWise 接口和 符合PowerWise 標(biāo)準(zhǔn)的電源管理器------是一個(gè)閉環(huán)系統(tǒng)。這就意味著可以使用自適應(yīng)電壓調(diào)節(jié) (AVS) 技術(shù)來(lái)控制提供給處理器的電壓。當(dāng)處理器的頻率發(fā)生變化時(shí)，電源控制器檢測(cè)到變化并向電源管理器發(fā)送命令更改供電電壓。 

　　電源控制器還實(shí)時(shí)監(jiān)控處理器的溫度變化，檢測(cè)到溫度變化后，可以命令電源管理器更改供電電壓。此外，由于電源控制器嵌入在 SoC 上，它可以檢測(cè)生產(chǎn)過(guò)程中的變化，同時(shí)根據(jù)這些變化補(bǔ)償供電電壓。換句話說(shuō)，由于這是一種自動(dòng)補(bǔ)償，自適應(yīng)電壓調(diào)節(jié)只需提供給定操作模式所需的最低電壓。

　　為了測(cè)試 PowerWise 技術(shù)所實(shí)現(xiàn)的潛在節(jié)能效果，將基于 ARM7 處理器的數(shù)字視頻處理器用作測(cè)試平臺(tái)。其SoC基于 180-nm 的制造工藝，并且在其集成的硬件性能監(jiān)視器中包括了 PowerWise 電源控制器。

Power Consumption Comparison功耗比較

Measured, 180nm, Typical Silicon, Room Temp 測(cè)量，180nm，典型硅，室溫

Power (normalized) 功率（正?；?/P>

Frequency (MHz) 頻率 (MHz)

Fixed Voltage固定電壓

　　圖 3：自適應(yīng)電壓調(diào)節(jié)技術(shù)可以為基于 ARM7 的視頻處理器提供 45% 到 81% 的節(jié)能效果，具體取決于處理器的工作頻率。

　　作為測(cè)試基準(zhǔn)，處理器以 1.8V 的固定供電電壓進(jìn)行操作，同時(shí)處理器的工作頻率在6 到 80 MHz 之間變化。當(dāng)處理器在80 MHz 的頻率操作時(shí)， AVS 可以比1.8V 的固定電壓供電時(shí)節(jié)省45% 的功耗。隨著工作頻率下降，在 6 MHz 頻率時(shí)節(jié)省的功耗增加到超過(guò) 80%。

　　在基于 130-nm 工藝和設(shè)計(jì)工作頻率為 96 MHz 的模擬處理器上，DVS 和 AVS 預(yù)期節(jié)能與處理器以 1.2V 固定電壓操作的功耗相比:

　　圖 4：AVS 是一種閉環(huán)系統(tǒng)，可以在所有工作頻率下實(shí)現(xiàn)節(jié)能，即使處理器的設(shè)計(jì)工作頻率為 96 MHz。 
 
Power Consumption Comparison功耗比較

Measured, 130nm, Typical Silicon, Room Temp 測(cè)量，130nm，典型硅，室溫

Power (normalized) 功率（正常化）

Frequency (MHz) 頻率 (MHz)

Fixed Voltage固定電壓

DVS (2-step) DVS（2 步）

　　處理器以 DVS 模式操作，處理器使用兩步頻率/電壓查閱表：在頻率超過(guò) 70 MHz 時(shí)為 1.2V，在頻率低于 70 MHz 時(shí)為 0.9V。因此，系統(tǒng)只有在處理器的工作頻率下降到 70 MHz 以下時(shí)才能產(chǎn)生節(jié)能。另一方面，以 AVS 模式操作的處理器可以在處理器的設(shè)計(jì)工作頻率96 MHz 時(shí)產(chǎn)生大約 50% 的功率節(jié)省，主要是因?yàn)?AVS 自動(dòng)補(bǔ)償操作變化和溫度變化，并且可以將處理器的供電電壓限定至該特定應(yīng)用中特定處理器所需的最低電壓。

　　歸根結(jié)底，消費(fèi)者關(guān)注的是他們手機(jī)所用的電池可以維持多長(zhǎng)時(shí)間不充電。換句話說(shuō)，手機(jī)能量可以消耗多長(zhǎng)時(shí)間。 

　　圖 5：歸根結(jié)底，消費(fèi)者關(guān)心的是累積能量節(jié)省，即，電池可以維持的多長(zhǎng)時(shí)間。在模擬處理器應(yīng)用中，AVS 的累積能量節(jié)省達(dá)到 64%，超過(guò)DVS 的能量節(jié)省高達(dá) 43%。

Energy Consumption for AVS/DVS / Fixed Vdd   AVS/DVS/固定 Vdd 的能耗

Heavy Load Conditions- (Fixed Vdd/Scaled Vdd) 重載狀況－（固定 Vdd/可變 Vdd）

12/12 % Max Compute, 32/64% Schedule Task, 56/28% Idle   12/12 %最大計(jì)算，32/64%計(jì)劃任務(wù)，56/28%閑置

Performance Level  性能級(jí)別

Cumulative Energy累積能量

Energy Fixed Vdd  能量固定 Vdd

Energy DVS  能量 DVS

Energy AVS  能量 AVS

Cumm Energy Fixed Vdd  累積能量固定 Vdd

Cumm Energy DVS  累積能量 DVS

Cumm Energy AVS   累積能量 AVS

　　圖 5 顯示了處理器在不同負(fù)載情況下的累積能量耗用，包括最小計(jì)算狀況和空閑狀況。紅線表示供電電壓固定在 1.2V 時(shí)最壞情況下的能耗。黃線表示使用兩步 DVS 方法時(shí)的能耗，藍(lán)線表示使用 PowerWise AVS 技術(shù)時(shí)的能耗。
　　
　　在運(yùn)行結(jié)束時(shí)，與固定電壓操作模式下的能耗相比，DVS 能量節(jié)省達(dá)到 36%。AVS 能量節(jié)省達(dá)到 64%。

　　PowerWise 接口是由美國(guó)國(guó)家半導(dǎo)體公司和 ARM 聯(lián)合開(kāi)發(fā)的一種開(kāi)放式標(biāo)準(zhǔn)。要了解更多信息，并且獲取 PowerWise 接口規(guī)范的副本，請(qǐng)瀏覽 www.pwistandard.org。