意法半導(dǎo)體（ST）在多片封裝內(nèi)組裝8顆裸片

    2005年4月4日存儲(chǔ)器和微控制器多片封裝技術(shù)應(yīng)用的領(lǐng)導(dǎo)者意法半導(dǎo)體日前宣布該公司已開發(fā)出能夠疊裝多達(dá)8顆存儲(chǔ)器芯片的高度僅為1.6mm的球柵陣列封裝(BGA)技術(shù)，這項(xiàng)封裝技術(shù)還可以將兩個(gè)存儲(chǔ)器芯片組裝在一個(gè)厚度僅為0.8mm的超薄細(xì)節(jié)距BGA封裝（UFBGA）內(nèi)，采用這項(xiàng)制造技術(shù)生產(chǎn)的器件可以滿足手機(jī)、數(shù)碼相機(jī)和PDA等體積較小的設(shè)備的存儲(chǔ)需求。
    ST的多片封裝（MCP）器件內(nèi)置通常是二到四顆不同類型的存儲(chǔ)芯片，如SRAM、閃存或DRAM，這些器件已經(jīng)廣泛用于空間很寶貴的手機(jī)產(chǎn)品中。因?yàn)樾酒侵苯佣询B組裝在封裝內(nèi)，所以器件占用的印刷電路板空間與單片器件相同；因?yàn)榇鎯?chǔ)芯片使用很多公用信號(hào)，如尋址和數(shù)據(jù)總線，所以封裝與電路板之間的連線數(shù)量與單片器件也基本相同。
    分立器件的使用允許在相同的占板面積內(nèi)配備不同類型的甚至采用不同制造工藝的存儲(chǔ)器，如NOR閃存和SRAM。其它可以組合的存儲(chǔ)器包括NAND閃存和DRAM或者NOR閃存+NAN閃存+SRAM。雙片封裝可以集成一個(gè)ASIC和NAND閃存或NOR閃存和SRAM。
    直到目前，能夠切實(shí)可行地采用多片封裝的芯片的數(shù)量還受到單個(gè)裸片厚度的限制，采用多片封裝的典型應(yīng)用是對(duì)器件總體積的要求與對(duì)電路板的要求相同，增加封裝高度是無法接受的。ST的新技術(shù)充分利用了只有40微米厚的超薄裸片的優(yōu)勢， 只有40微米厚的“中介層”支撐并隔離封裝內(nèi)的每顆裸片。
    八片MCP由八個(gè)有源存儲(chǔ)器芯片和七個(gè)中介層組成，而超薄的雙片UFBGA芯片只有一個(gè)中介層。利用BGA工藝處理只有正常圓晶厚度的四分之一的超薄晶片是一項(xiàng)重大的挑戰(zhàn)，此外，ST還利用新的技術(shù)將這些器件的絲焊回路的高度降低到近40微米，絲焊是從裸片到封裝焊盤的金絲連接，當(dāng)芯片間隔如此緊密時(shí)，裸片上的絲線回路的高度必須遠(yuǎn)遠(yuǎn)低于正常高度。
    在一個(gè)超小封裝內(nèi)集成一個(gè)大容量存儲(chǔ)器的能力對(duì)于處理多媒體內(nèi)容的手機(jī)和先進(jìn)的PDA和數(shù)碼相機(jī)特別實(shí)用，例如，采用八片堆疊封裝技術(shù)后，過去1兆位(1Gb)存儲(chǔ)器占用的電路板現(xiàn)在將能夠容納1兆字節(jié)（1GB）的存儲(chǔ)器。利用能夠內(nèi)置多個(gè)芯片的MCP技術(shù)，現(xiàn)有產(chǎn)品將在很多情況下提高存儲(chǔ)密度，而不會(huì)改變芯片占用電路板的面積。