AD/DA轉(zhuǎn)換技術(shù)的發(fā)展歷程及其趨勢(shì)

隨著電子產(chǎn)業(yè)數(shù)字化程度的不斷發(fā)展，逐漸形成了以數(shù)字系統(tǒng)為主體的格局。A/D轉(zhuǎn)換器作為模擬和數(shù)字電路的接口，正受到日益廣泛的關(guān)注。隨著數(shù)字技術(shù)的飛速發(fā)展，人們對(duì)A/D轉(zhuǎn)換器的要求也越來(lái)越高，新型的模擬/數(shù)字轉(zhuǎn)換技術(shù)不斷涌現(xiàn)。本文著重介紹了當(dāng)前幾種常用的模擬/數(shù)字轉(zhuǎn)換技術(shù)；并通過(guò)對(duì)數(shù)字技術(shù)發(fā)展近況的分析，探討了模擬/數(shù)字轉(zhuǎn)換技術(shù)未來(lái)的發(fā)展趨勢(shì)。

A/D轉(zhuǎn)換器的發(fā)展歷史

計(jì)算機(jī)、數(shù)字通訊等數(shù)字系統(tǒng)是處理數(shù)字信號(hào)的電路系統(tǒng)。然而，在實(shí)際應(yīng)用中，遇到的大都是連續(xù)變化的模擬量，因此，需要一種接口電路將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)。A/D轉(zhuǎn)換器正是基于這種要求應(yīng)運(yùn)而生的。1970年代初，由于MOS工藝的精度還不夠高，所以模擬部分一般采用雙極工藝，而數(shù)字部分則采用MOS工藝，而且模擬部分和數(shù)字部分還不能做在同一個(gè)芯片上。因此，A/D轉(zhuǎn)換器只能采用多芯片方式實(shí)現(xiàn)，成本很高。1975年，一個(gè)采用NMOS工藝的10位逐次逼近型A/D轉(zhuǎn)換器成為最早出現(xiàn)的單片A/D轉(zhuǎn)換器。

1976年，出現(xiàn)了分辨率為11位的單片CMOS積分型A/D轉(zhuǎn)換器。此時(shí)的單片集成A/D轉(zhuǎn)換器中，數(shù)字

模擬/數(shù)字轉(zhuǎn)換技術(shù)的發(fā)展現(xiàn)狀

通常，A/D轉(zhuǎn)換器具有三個(gè)基本功能:采樣、量化和編碼。如何實(shí)現(xiàn)這三個(gè)功能，決定了A/D轉(zhuǎn)換器的電路結(jié)構(gòu)和工作性能。A/D轉(zhuǎn)換器的類型很多，下面介紹幾種目前常用的模擬/數(shù)字轉(zhuǎn)換技術(shù)。

全并行模擬/數(shù)字轉(zhuǎn)換

全并行A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖1所示。它的工作原理非常簡(jiǎn)單，模擬輸入信號(hào)同時(shí)與2N-1個(gè)參考電壓進(jìn)行比較，只需一次轉(zhuǎn)換就可以同時(shí)產(chǎn)生n位數(shù)字輸出。它是迄今為止速度最快的A/D轉(zhuǎn)換器，最高采樣速率可以達(dá)到500MSPS。但是，它也存在很多不足。首先，硬件開銷大，其功耗和面積與分辨率呈指數(shù)關(guān)系;其次，結(jié)構(gòu)重復(fù)的并行比較器之間必須要精密匹配，任何失配都會(huì)造成靜態(tài)誤差。而且，這種A/D轉(zhuǎn)換器還容易產(chǎn)生離散和不確定的輸出，即所謂的“閃爍碼”。所以，全并行A/D轉(zhuǎn)換器只適用于分辨率較低的情況。

圖1　N位全并行A/D轉(zhuǎn)換器結(jié)構(gòu)框圖

減小全并行A/D轉(zhuǎn)換器的輸入電容和電阻網(wǎng)絡(luò)的級(jí)數(shù)是提高其性能的關(guān)鍵。為了達(dá)到這一目的，采用了各種新技術(shù)，如將全并行結(jié)構(gòu)與插值技術(shù)相結(jié)合，可降低功耗和面積，從而可使全并行A/D轉(zhuǎn)換器進(jìn)行更高精度的模擬/數(shù)字轉(zhuǎn)換。Lane C.設(shè)計(jì)了一個(gè)10位60MSPS轉(zhuǎn)換速率的全并行A/D轉(zhuǎn)換器，通過(guò)運(yùn)用插值技術(shù)，將比較器的數(shù)目從1023個(gè)減小到512個(gè)，大大節(jié)省了功耗和面積。

兩步型模擬/數(shù)字轉(zhuǎn)換

兩步型A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖2所示。首先，由一個(gè)粗分全并行A/D轉(zhuǎn)換器對(duì)輸入進(jìn)行高位轉(zhuǎn)換，產(chǎn)生N1位的高位數(shù)字輸出，并將此輸出通過(guò)數(shù)字/模擬轉(zhuǎn)換，恢復(fù)為模擬量;然后，將原輸入電壓與此模擬量相減，對(duì)剩余量進(jìn)行放大，再送到一個(gè)更精細(xì)的全并行模擬/數(shù)字轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，產(chǎn)生N2位的低位數(shù)字輸出；最后，將這兩個(gè)A/D轉(zhuǎn)換器的輸出并聯(lián)，作為總的數(shù)字輸出。

與全并行A/D轉(zhuǎn)換器相比，此種類型的A/D轉(zhuǎn)換器雖然轉(zhuǎn)換速度降低了，但是節(jié)省了功耗和面積，解決了全并行A/D轉(zhuǎn)換器中分辨率提高與元件數(shù)目劇增的矛盾。因此，兩步型A/D轉(zhuǎn)換器可用于10位以上的模擬/數(shù)字轉(zhuǎn)換，但是，它對(duì)剩余量放大器的要求很高，剩余量必須被放大到充滿第二個(gè)A/D轉(zhuǎn)換器的輸入模擬量范圍，否則，會(huì)產(chǎn)生非線性和失碼。另外，第一級(jí)A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器的建立時(shí)間及精度是限制兩步型A/D轉(zhuǎn)換器工作速度的一個(gè)重要因素，如果建立時(shí)間不充分，勢(shì)必導(dǎo)致轉(zhuǎn)換結(jié)果出現(xiàn)誤差，所以，大多數(shù)兩步型A/D轉(zhuǎn)換器都采用了數(shù)字校正技術(shù)來(lái)改善這一問題。Razavi,B.和Wooley,B.A.采用校正技術(shù)研制的兩步型A/D轉(zhuǎn)換器，其第一級(jí)比較器的建立時(shí)間只需10ns，失調(diào)電壓可達(dá)到5mV，轉(zhuǎn)換速度高達(dá)5MSPS，分辨率為12位。

圖2　兩步型A/D轉(zhuǎn)換器的結(jié)構(gòu)框圖

插值折疊型模擬/數(shù)字轉(zhuǎn)換

折疊結(jié)構(gòu)如圖3所示，其基本原理就是通過(guò)一個(gè)特殊的模擬預(yù)處理(圖3中的陰影部分)產(chǎn)生余差電壓，并隨后進(jìn)行數(shù)字化，獲得最低有效位(LSB)，最高有效位(MSB)則通過(guò)與折疊電路并行工作的粗分全并行A/D轉(zhuǎn)換器得到，幾乎在對(duì)信號(hào)采樣的同時(shí)，對(duì)余差進(jìn)行采樣。

圖3　折疊結(jié)構(gòu)框圖

圖3中，折疊電路的傳輸函數(shù)是理想情況，實(shí)際電路很難實(shí)現(xiàn)。所以，一般的折疊結(jié)構(gòu)都具有非線性，但其過(guò)零點(diǎn)處的非線性為0。若只考慮這些過(guò)零點(diǎn)，則Vin與Vrj之差的極性可以被正確確定，再采用插值的辦法產(chǎn)生額外的過(guò)零點(diǎn)來(lái)解決低位。這就是插值折疊的基本思想，它既利用了折疊特性，又不帶來(lái)額外的非線性。

各種新技術(shù)的運(yùn)用，使插值折疊型A/D轉(zhuǎn)換器的性能不斷提高。這里介紹兩種新技術(shù):電流式插值系統(tǒng)和級(jí)聯(lián)結(jié)構(gòu)。用電阻實(shí)現(xiàn)的電壓式插值器，其精度受到電阻匹配度的限制，而在電流式插值器中，信號(hào)是由電流幅度表示的，其精度更高，而且更適合在低電源電壓下工作。Li，Y-C等人通過(guò)在細(xì)量化通路上采用電流模式信號(hào)處理技術(shù)來(lái)降低電壓擺幅，獲得了具有300MSPS轉(zhuǎn)換速度、60MHz輸入信號(hào)帶寬、7位分辨率的A/D轉(zhuǎn)換器。另一種改進(jìn)方法就是采用級(jí)聯(lián)結(jié)構(gòu)。在無(wú)需增加并行輸入級(jí)和細(xì)分A/D轉(zhuǎn)換器中比較器數(shù)目的條件下，級(jí)聯(lián)結(jié)構(gòu)可將轉(zhuǎn)換 精度提高到8位以上。
       
Vorenkamp,P.等人設(shè)計(jì)的12位插值折疊型A/D轉(zhuǎn)換器采用三步式級(jí)聯(lián)結(jié)構(gòu)，其中，3位粗分量化，3位中分量化，6位細(xì)分量化。該A/D轉(zhuǎn)換器只需50個(gè)比較器，轉(zhuǎn)換速度為60MSPS。

流水線型模擬/數(shù)字轉(zhuǎn)換

流水線型A/D轉(zhuǎn)換器是對(duì)兩步型A/D轉(zhuǎn)換器的進(jìn)一步擴(kuò)展，其結(jié)構(gòu)如圖4所示。它將一個(gè)高分辨率的n位模擬/數(shù)字轉(zhuǎn)換分成多級(jí)的低分辨率的轉(zhuǎn)換，然后將各級(jí)的轉(zhuǎn)換結(jié)果組合起來(lái)，構(gòu)成總的輸出。每一級(jí)電路由采樣/保持電路(S/H)、低分辨率A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、減法器和可提供增益的級(jí)間放大器組成。

圖4　流水線型A/D轉(zhuǎn)換器結(jié)構(gòu)框圖

這種類型的A/D轉(zhuǎn)換器具有以下優(yōu)點(diǎn):每一級(jí)的冗余位優(yōu)化了重疊誤差的糾正，具有良好的線性和低失調(diào)；每一級(jí)都具有各自獨(dú)立的采樣保持放大器，因此允許流水線各級(jí)同時(shí)對(duì)多個(gè)采樣進(jìn)行處理，從而提高了轉(zhuǎn)換速度;分辨率相同的情況下，電路規(guī)模及功耗大大降低。但它也存在一些缺點(diǎn):復(fù)雜的基準(zhǔn)電路和偏置結(jié)構(gòu)；輸入信號(hào)必須穿過(guò)數(shù)級(jí)電路，造成流水延遲;同步所有輸出需要嚴(yán)格的鎖存定時(shí)；對(duì)工藝缺陷和印刷線路板較敏感，這會(huì)影響增益非線性、失調(diào)及其它參數(shù)。

目前，普遍采用兩種新技術(shù)來(lái)提高流水線A/D轉(zhuǎn)換器的性能。一種是時(shí)間交織技術(shù)，使多條流水線并行工作。通過(guò)采用這種技術(shù)，可大大提高轉(zhuǎn)換速率，但并行的通道數(shù)不能太多，否則，會(huì)大大增加芯片面積和功耗，而且各個(gè)通路之間需要高度匹配，在工藝上很難實(shí)現(xiàn)。Sumanen,L.等人設(shè)計(jì)了一個(gè)具有4個(gè)并行通道的流水線A/D轉(zhuǎn)換器，采用0.5μmCMOS工藝實(shí)現(xiàn)。該A/D轉(zhuǎn)換器的采樣率高達(dá)200MSPS，分辨率為10位。另一種新技術(shù)就是數(shù)字校準(zhǔn)技術(shù)，其主要思想是將校準(zhǔn)周期內(nèi)測(cè)量到的誤差存放在存儲(chǔ)器中，然后在正常運(yùn)算周期內(nèi)，通過(guò)原始碼尋址，得到校對(duì)碼，再通過(guò)原始碼和校對(duì)碼的運(yùn)算，得到最終的數(shù)字輸出。這種技術(shù)可對(duì)模擬電路的失調(diào)不匹配以及非線性引入的誤差等進(jìn)行有效的校正，從而使流水線A/D轉(zhuǎn)換器的精度超過(guò)10位。Hakarainen,V.等人研制的交織型流水線A/D轉(zhuǎn)換器，運(yùn)用這種校正技術(shù)來(lái)校正子D/A轉(zhuǎn)換器的誤差，并對(duì)各并行通道之間增益和失調(diào)電壓的失配進(jìn)行補(bǔ)償，從而在10位的器件匹配精度下獲得了14位的轉(zhuǎn)換精度。

逐次逼近型模擬/數(shù)字轉(zhuǎn)換

逐次逼近型A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖5所示，其工作原理如下:輸入信號(hào)的抽樣值與D/A轉(zhuǎn)換器的初始輸出值相減，余差被比較器量化，量化值再來(lái)指導(dǎo)控制邏輯是增加還是減少D/A轉(zhuǎn)換器的輸出;然后，這個(gè)新的D/A轉(zhuǎn)換器輸出值再次從輸入抽樣值中被減去，不斷重復(fù)這個(gè)過(guò)程，直至其精度達(dá)到要求為止。由此可見，這種A/D轉(zhuǎn)換器在一個(gè)時(shí)鐘周期里只完成1位轉(zhuǎn)換，N位轉(zhuǎn)換就需要N個(gè)時(shí)鐘周期，故它的采樣率不高，輸入帶寬也較低;但電路結(jié)構(gòu)簡(jiǎn)單，面積和功耗小，而且不存在延遲問題。

逐次逼近型A/D轉(zhuǎn)換器的一個(gè)關(guān)鍵部分就是D/A轉(zhuǎn)換器，它制約著整個(gè)A/D轉(zhuǎn)換器的精度和速度。D/A轉(zhuǎn)換器傳統(tǒng)的制作方法是用精密電阻網(wǎng)絡(luò)實(shí)現(xiàn)，但是它的精度不高。以電容陣列為基礎(chǔ)，采用電荷重分布技術(shù)的D/A轉(zhuǎn)換器可以獲得更高的精度，這主要是由于在MOS電路中比較容易制造出小容量的精密電容，而且電容損耗極小。Gan,J-H等人采用非二進(jìn)制的電容陣列結(jié)構(gòu)實(shí)現(xiàn)D/A轉(zhuǎn)換器，并采用自校準(zhǔn)技術(shù)提高電容的匹配度，使D/A轉(zhuǎn)換器的精度高達(dá)22位，制作出功耗為50mW的16位1.5MSPS高性能逐次逼近型A/D轉(zhuǎn)換器。