Tensilica Diamond標準處理器IP核支持低成本FPGA仿真

Tensilica公司日前發(fā)布，目前可支持在低成本的Avnet LX60 FPGA開發(fā)板上進行Diamond Standard處理器系列的高速硬件仿真。軟件開發(fā)工程師可利用該通用并低成本的FPGA開發(fā)板，在Xilinx Virtex-4 FPGA運行Diamond Standard處理器IP核，從而加速軟件設(shè)計、調(diào)試和程序優(yōu)化。

Tensilica公司Diamond Standard軟件開發(fā)工程師的工具包（Diamond SDK）包括一個IDE(Xtensa  Xplorer  集成設(shè)計開發(fā)環(huán)境)，代碼開發(fā)工具鏈和指令集仿真器（ISS），它可運行于Avnet LX60開發(fā)板。該套Diamond軟件工具包含的軟件庫可支持軟件工程師使用標準C的庫函數(shù)，如printf來進行主機PC上的打印操作和從主機PC的硬盤的讀寫操作。

Tensilica公司在Diamond SDK中嵌入2項強大功能，使開發(fā)工程師可最大限度地利用Avnet LX60 FPGA開發(fā)板優(yōu)勢來取得更多分析數(shù)據(jù)，因為能夠在比ISS運行更長的運行時間里對其應用進行性能分析。首先，通過基于FPGA硬件的性能分析，系統(tǒng)可生成程序的運行分析文件令開發(fā)工程師能夠迅速精確定位運行程序的性能瓶頸。這個分析數(shù)據(jù)在Tensilica公司Xtensa Xplorer IDE中可通過圖解的方式進行觀察。

其次，通過反饋編譯（feedback compilation），開發(fā)工程師可設(shè)置標志，從而編譯器可搜集程序分支（循環(huán)、跳轉(zhuǎn)等）被執(zhí)行次數(shù)的統(tǒng)計信息。Xtensa C/C++編譯器然后利用這些統(tǒng)計信息進行重新編譯程序來優(yōu)化程序：（a） 通過在無分支代碼中放置最經(jīng)常使用的分支來優(yōu)化速度；和（b）通過編譯較少執(zhí)行的例行程序以取得小代碼大小而不是高速度來優(yōu)化代碼大小。這種基于反饋的編譯手段提高了應用程序5-15%的運行速度，并減少了15%的代碼大小。

此外，Avnet LX60上的以太網(wǎng)接口使開發(fā)板適合運行如Linux這樣的操作系統(tǒng)以及相應的TCP/IP堆棧和網(wǎng)絡(luò)文件系統(tǒng)。

tcp/ip相關(guān)文章:tcp/ip是什么