Mentor Graphics新產品Questa突破設計驗證障礙

Mentor Graphics新產品Questa突破設計驗證障礙
支持SystemVerilog、VHDL、PSL以及SystemC

Mentor Graphics宣布將推出Questa驗證產品系列，這些新型驗證工具支持測試平臺自動化 (testbench automation)、覆蓋率驅動式驗證 (Coverage-Driven Verification，CDV)、以斷言為基礎的驗證 (Assertion-Based Verification，ABV) 和事務級建模 (Transaction-Level Modeling，TLM)。

新產品線目前包含兩套產品，分別是Questa SystemVerilog以及Questa Advanced Functional Verification (AFV)，它們都采用最新的QuestaSim驗證技術。QuestaSim是第一個以標準為基礎的單內核驗證引擎，內建硬件描述語言 (HDL) 仿真器、約束條件解算器 (constraint solver)、assertion引擎、功能涵蓋率分析和一組共同的使用者界面。

「所有調查都指出驗證仍是設計周期的主要瓶頸，業(yè)界顯然必須采用新驗證方法，才有可能突破這個瓶頸?！筂entor Graphics副總裁暨設計驗證與測試部門總經理Robert Hum表示，「隨著Questa推出，設計人員將能使用最新的語言標準和方法，不但讓他們更快找出更多錯誤，還會提高驗證生產力?！?

新驗證方法需要標準
過去兩年里，數種新驗證語言已完成標準化，例如SystemVerilog、SystemC和PSL，這些驗證語言的出現(xiàn)使設計團隊得以改用CDV、ABV或TLM等新驗證方法，避免被專屬語言或解決方案綁住的風險。

Sunburst Design總裁和Verilog及SystemVerilog產業(yè)專家Cliff Cummings表示：「我們認為SystemVerilog非常重要，它是系統(tǒng)級驗證的主要標準，使得許多驗證方法都能用于整個設計流程。我們相信Mentor的Questa解決方案將會擴大SystemVerilog在先進驗證方面的應用?！?

Questa SystemVerilog帶領Verilog設計人員邁向未來
Questa SystemVerilog把IEEE P1800 SystemVerilog新標準的多個重要部份整合至一套單核心驗證解決方案，這包括設計建構元素 (design constructs)、測試平臺建構元素 (testbench constructs)、assertions以及直接編程界面 (Direct Programming Interface)，Verilog使用者現(xiàn)能運用以標準為基礎的多種新驗證方法，確保未來的重復使用和設計的可移植性。這套整合式解決方案的效能和除錯能力都遠勝過使用者目前必須自行組合的多工具、多語言解決方案。

Questa AFV提供真正的混合語言驗證
Questa AFV是以混合語言流程 (mixed language flow) 為目標的單核心驗證解決方案，它同時支持SystemVerilog、VHDL、PSL和SystemC，使設計人員能夠選擇最合適的語言。除此之外，與SystemVerilog驗證能力的緊密連結，并將其用于受限隨機 (constrained-random) 測試平臺的產生以及功能覆蓋率的驗證也對VHDL使用者大有好處。

可擴展式驗證和其它Mentor Graphics技術
Questa是Mentor Graphics Scalable Verification解決方案產品線的最新產品，Questa AFV以及Questa SystemVerilog則是該系列首批推出的最新驗證解決方案。Questa產品可與現(xiàn)有的Mentor Graphics產品整合，為特定方法提供量身定制的解決方案，ModelSim®使用者可透過外掛選項輕松增加Questa功能。Seamless®、Advance™ MS、0-In®和VStation™產品線都兼容于新推出的Questa產品。