面向數(shù)字電視應用的負載點電源設計與分析
加入技術(shù)交流群
如圖1所示的LCD TV結(jié)構(gòu)圖，機箱中的每個主要子系統(tǒng)都與關(guān)鍵組件模塊一道在圖中給出，本例中包括前端調(diào)諧器、主板、顯示驅(qū)動器以及音頻板。這些組件均由12V離線電源供電。為了提供所需的工作電壓，必須在每個模塊中提供某種形式的負載點穩(wěn)壓。表 1 中列出了每個子系統(tǒng)與模塊對電壓及電流的要求，以及所有附加要求，如排序或跟蹤。
主板與顯示驅(qū)動器單元中采用的高性能信號處理器件(如FPGA與DSP)需要能夠產(chǎn)生不同內(nèi)核電壓與 I/O 電壓的多個電源。電源的上電和關(guān)斷順序?qū)ζ骷倪\行與長期可靠性都至關(guān)重要。電源排序可以
|
|
圖2是一個說明順序排序方法的例子。實現(xiàn)這種排序方案的一個好的方法是采用具備電源良好指示與使能功能引腳的器件，把第一個電源的電源良好輸出連接至需要排序的第二個電源的使能引腳，確保信號具有正確極性。包含上述特性的大部分DC/DC轉(zhuǎn)換器均需如此使用，它們具有一致的極性，而且信號可以直接配合。另外，還可以通過這種方式控制附加電源。
圖1：LCD電視內(nèi)部電路組成結(jié)構(gòu)圖
圖2：排序電源波形
以雙倍數(shù)據(jù)速率(DDR)存儲器為例，DDR系統(tǒng)同時需要Vddq與Vtt電壓軌。Vddq輸出可以采用標準電源類型，但總線終結(jié)電壓Vtt需要不同的電源類型。對于這些DDR總線終結(jié)電源，Vtt電壓生成電路必須能夠精確跟蹤參考電壓Vref，它是輸出電源電壓Vddq的50％。雖然Vddq 可以在2.50V額定值?200mV范圍內(nèi)變化，但是Vtt在任何負載與瞬態(tài)條件下都必須保持在 Vref40mV 的范圍內(nèi)。生成Vtt的電路還必須能夠在輸出緩沖器(線路驅(qū)動器)處于邏輯高電平狀態(tài)時吸入電流，在輸出緩沖器處于低電平時輸出電流。在電流吸入(current-sinking)模式下，流經(jīng)輸出電感器的電流在降壓配置中顛倒正常方向。
表1：每個子系統(tǒng)與模塊對電壓及電流的要求
吸入模式的切換過程與升壓轉(zhuǎn)換器類似，除了電流流入電源的輸出端，在升壓后流出至輸入電源軌?？刂齐娐吩谳敵雠c吸入電流時都必須正常工作。專用轉(zhuǎn)換器在這些應用中表現(xiàn)良好，因為它的設計目的就是用于需要電壓跟蹤的總線終結(jié)電路。
圖3顯示了一種可行的電源解決方案。對于各種子系統(tǒng)而言，它都融合了相關(guān)電源的要求，因此在每個負載點都可以采用單個穩(wěn)壓器，而且只需要通過機箱分配 12V 中間總線電壓。
圖3：電源系統(tǒng)架構(gòu)
本文小結(jié)
對于模擬調(diào)諧器而言，理想情況是電源采用線性穩(wěn)壓器。雖然效率會有所降低，但敏感的模擬級可能需要線性穩(wěn)壓器的噪聲抑制功能。如果功耗比較重要，則可以把中間總線預先調(diào)節(jié)到較低的電壓，同時可以采用低壓降線性穩(wěn)壓器。DC/DC轉(zhuǎn)換器是為處理器、ASIC與FPGA數(shù)字電路供電的最佳選擇，這與線性穩(wěn)壓器相比DC/DC轉(zhuǎn)換器能夠提供更高效率與更低功耗，而且能夠提供更大電流。使用具有使能與集成電源良好信號等附加功能的轉(zhuǎn)換器可以大大簡化內(nèi)核與I/O電壓的排序。工程師在設計時需要特別留意總線終結(jié)電壓的特殊要求。
評論