<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁(yè) > EDA/PCB > 新品快遞 > Cadence將SiP技術(shù)擴(kuò)展至最新的定制及數(shù)字設(shè)計(jì)流程

          Cadence將SiP技術(shù)擴(kuò)展至最新的定制及數(shù)字設(shè)計(jì)流程

          ——
          作者: 時(shí)間:2007-07-19 來(lái)源:電子產(chǎn)品世界 收藏

            設(shè)計(jì)系統(tǒng)公司宣布,® (系統(tǒng)級(jí)封裝)技術(shù)現(xiàn)已同最新版的 Virtuoso® 定制設(shè)計(jì)及Cadence Encounter®數(shù)字IC設(shè)計(jì)平臺(tái)集成,帶來(lái)了顯著的全新設(shè)計(jì)能力和生產(chǎn)力的提升。通過與Cadence其它平臺(tái)產(chǎn)品的整合,包括Cadence RF Methodology Kit在內(nèi),Cadence提供了領(lǐng)先的設(shè)計(jì)技術(shù)。該項(xiàng)新的Cadence SiP技術(shù)提供了一個(gè)針對(duì)自動(dòng)化、集成、可靠性及可重復(fù)性進(jìn)行過程優(yōu)化的專家級(jí)設(shè)計(jì)流程。通過該先進(jìn)的SiP技術(shù),Cadence能幫助設(shè)計(jì)師將不同IC和封裝裝配技術(shù)聚合至高度集成的產(chǎn)品。這使得設(shè)計(jì)師能夠在保持低成本的同時(shí),滿足對(duì)小型、高性能產(chǎn)品日益增長(zhǎng)的需求。

            “作為Virtuoso和SiP的用戶,擁有最佳集成的整體解決方案和流程是非常重要的?!币夥ò雽?dǎo)體蜂窩通信部門工程技術(shù)總監(jiān)Christian Caillon表示?!斑@項(xiàng)最新的SiP技術(shù)提供了我們所需要的全新水平的集成和設(shè)計(jì)生產(chǎn)力,幫助我們向客戶提供領(lǐng)先的多芯片封裝解決方案。”


            為實(shí)現(xiàn)設(shè)計(jì)生產(chǎn)力和設(shè)計(jì)質(zhì)量的提升,當(dāng)今的IDM和無(wú)晶圓芯片公司需要IC設(shè)計(jì)環(huán)境與其SiP實(shí)現(xiàn)技術(shù)之間的無(wú)縫集成。因此,Cadence的SiP技術(shù)得到加強(qiáng),最大限度地提高了生產(chǎn)力和質(zhì)量。目前,它支持新的基于OpenAccess的Virtuoso平臺(tái),以實(shí)現(xiàn)RF模塊設(shè)計(jì)和基于電路仿真的流程。它將全新的版圖后寄生參數(shù)提取和反標(biāo)流程納入自動(dòng)維護(hù)的電路仿真測(cè)試臺(tái)。經(jīng)改進(jìn)的RF流程使設(shè)計(jì)師在設(shè)計(jì)SiP RF和模擬模塊時(shí),能從新的Virtuoso平臺(tái)受益。Virtuoso平臺(tái)的益處包括了它的多模式IC仿真功能。

            “最新版的SiP技術(shù)及它與最新Cadence Virtuoso與Encounter平臺(tái)的集成,為SiP設(shè)計(jì)團(tuán)隊(duì)帶來(lái)了全新水平的設(shè)計(jì)師生產(chǎn)力和能力。”Cadence產(chǎn)品營(yíng)銷全球副總裁Charlie Giorgetti表示。“此項(xiàng)Virtuoso技術(shù)同RF SiP流程的集成,使得設(shè)計(jì)師在進(jìn)行不同系統(tǒng)級(jí)別的多芯片設(shè)計(jì)時(shí),可以使用多模式仿真,包括SiP、布線前及布線后寄生參數(shù)提取、以及向自動(dòng)維護(hù)的電路仿真測(cè)試臺(tái)中加入的反標(biāo)?!?/P>

            新的SiP數(shù)字流程包含了邏輯協(xié)同設(shè)計(jì)連接和創(chuàng)作支持,作為System Connectivity Manager的一個(gè)部分。這使得前端設(shè)計(jì)師從諸如管腳交換聯(lián)結(jié)等純粹物理性的更改中獨(dú)立出來(lái)。增強(qiáng)的數(shù)字SiP與Cadence SoC Encounter™從 RTL到GDSII 系統(tǒng)相集成,提供了改進(jìn)的輸入/輸出規(guī)劃,和常用于金屬鍵合IC的錯(cuò)列焊墊和射線金屬鍵合焊墊的間隔支持。該版本為RF和數(shù)字流程所作的其他改進(jìn)包括:快速金屬鍵合padring評(píng)估自動(dòng)鍵合、對(duì)象-行為及行為-對(duì)象利用模型、針對(duì)無(wú)參考面設(shè)計(jì)而改進(jìn)的SI模型抽取精確性、3D裸片堆棧對(duì)象交換、擴(kuò)展的制造性簽收規(guī)則、及針對(duì)制造精確金屬鍵合輪廓和寄生模型的性能。



          關(guān)鍵詞: Cadence SiP

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();