LSI邏輯推出應(yīng)用于ASIC和RapidChip平臺ASIC設(shè)計的低功耗SATA核

 

LSI邏輯的SATA-IO與主機端和設(shè)備端的內(nèi)核 IP相適應(yīng)，可以很容易地集成到當(dāng)前領(lǐng)先生產(chǎn)商的SOC（system-on-chip）設(shè)計當(dāng)中
 已在硅片上得到驗證的LSI邏輯的SATA解決方案可以使用戶以更短的設(shè)計周期、更低的風(fēng)險來達(dá)到產(chǎn)品更快面市（faster time-to-market）的目的

LSI邏輯近日宣布，其CoreWare® IP中又增加了一款SATA核，該SATA核為LSI邏輯的用戶提供了一款高性能的存儲接口，可以很容易地集成到基于單元的ASIC設(shè)計或RapidChip®平臺的ASIC設(shè)計中。LSI邏輯的SATA核已預(yù)先在硅片上得到驗證，并兼容SATA II規(guī)范，它大大縮短了存儲系統(tǒng)、消費電子、辦公自動化等產(chǎn)品的開發(fā)時間，并降低了產(chǎn)品開發(fā)的風(fēng)險。

 “SATA作為ATA下一階段的技術(shù) 正被迅速應(yīng)用，它提供了更強大的可量測性（scalability）、更簡單的安裝和更快的性能，并保持了對現(xiàn)有并行ATA設(shè)備的向后兼容，”IDC半導(dǎo)體研究部的項目經(jīng)理Sean Lavey說，“在未來幾年內(nèi)I/O速度將達(dá)到6Gbps ，SATA將很快能充分滿足整個市場對高端企業(yè)級服務(wù)器的需求?！?/p>

LSI邏輯的SATA核IP可以被集成以滿足設(shè)備端或主機端系統(tǒng)的需要，該SATA核的模塊化設(shè)計（modular design）包括：物理層(physical layer ，PHY)、鏈路層（link layers）以及傳輸層（transport layers），并用一個數(shù)據(jù)緩沖管理器接口來實現(xiàn)與應(yīng)用層的互操作，LSI邏輯的GigaBlaze® SerDes核已被優(yōu)化設(shè)計用于物理層以滿足高速協(xié)議的需要，而SATA核則在GigaBlaze SerDes支持1.5 Gbps 和 3.0 Gbps操作中起著關(guān)鍵作用，它還允許定制frame/FIS的產(chǎn)生和接收，實現(xiàn)設(shè)備的靈活操作。

 “LSI邏輯的SerDes和串行協(xié)議技術(shù)（serial protocols expertise）通過業(yè)界領(lǐng)先的GigaBlaze 收發(fā)器核已經(jīng)跨越了五代技術(shù)，”LSI邏輯存儲和計算定制解決方案部的市場和產(chǎn)品研發(fā)總監(jiān)Rod Bowman說，“該技術(shù)在解決互操性方面起著關(guān)鍵作用，同時對SATA核也是更加有效的。該全功能核可以幫助用戶實現(xiàn)空前的率先面市時間和更低的風(fēng)險?！?/p>