Cadence與Mentor Graphics通過SystemVerilog驗證方法學(xué)實現(xiàn)協(xié)作

Cadence設(shè)計系統(tǒng)公司與Mentor Graphics Corp.宣布他們將會讓一種基于IEEE Std. 1800TM-2005 SystemVerilog標(biāo)準(zhǔn)的驗證方法學(xué)標(biāo)準(zhǔn)化。開放式驗證方法學(xué)（Open Verification Methodology, OVM）將會面向設(shè)計師和驗證工程師帶來一種不受工具約束的解決方案，促進(jìn)數(shù)據(jù)的可移植性和可互用性。它實現(xiàn)了SystemVerilog的承諾，擁有基于驗證IP（VIP）、事務(wù)處理級和RTL模型的可靠的互用性機制，并全面融合通常使用于產(chǎn)品流程的其它語言。該OVM將會包含一種強大的類庫，并以源代碼的格式提供。

Cadence與Mentor已經(jīng)投入技術(shù)和資源開發(fā)該方法學(xué)和基礎(chǔ)庫。該方法學(xué)將會按照標(biāo)準(zhǔn)源代碼開放的許可證方式提供，即Apache TM License, Version 2.0.

加快SystemVerilog的采用

“OVM解決了當(dāng)前SystemVerilog應(yīng)用中面臨的一個重大問題，”Mentor Graphics Design公司驗證及測試業(yè)務(wù)部副總裁兼總經(jīng)理Robert Hum說。“客戶希望他們在驗證上面的投入能夠在未來重新利用。這種方法學(xué)能夠使用于各類廣泛應(yīng)用的模擬器和驗證工具，客戶將對開始使用的SystemVerilog充滿信心?！?

OVM以及支持的類庫包含了基本的應(yīng)用功能，這對建造高級面向?qū)ο蟮?、覆蓋驅(qū)動型驗證環(huán)境，以及SystemVerilog中的可復(fù)用VIP是非常必要的。OVM將驗證實踐嵌入其方法學(xué)和庫中，降低了使用SystemVerilog的復(fù)雜性。OVM將會大幅縮短創(chuàng)建驗證環(huán)境所需的時間，容易地集成驗證IP，并保證代碼的可移植性和復(fù)用。

“隨著現(xiàn)在電子器件越來越復(fù)雜，工程師面臨愈來愈大快速應(yīng)用驗證方法的巨大壓力，”Cadence驗證部執(zhí)行副總裁兼總經(jīng)理Moshe Gavrielov說。“通過OVM，Cadence和Mentor提供了一種有效的、基于SystemVerilog的、不受工具約束的解決方案，幫助我們的共同客戶解決重要的設(shè)計難題。整個產(chǎn)業(yè)都將從中獲益，享受更高程度的相互協(xié)作、驗證IP開發(fā)和復(fù)用，以及集成的易用性?！?

源碼開放許可證簡化了IP開發(fā)與發(fā)布

與其它一些同類產(chǎn)品不同，OVM庫將是源碼開放的，兼容于SystemVerilog IEEE-1800，可移植于任何支持該IEEE標(biāo)準(zhǔn)的模擬器。它依照Apache 2.0授權(quán)條款，易于用戶和IP開發(fā)者重載OVM代碼或衍生代碼，并獲得多家EDA供應(yīng)商的支持。

“業(yè)界明顯都在積極使用SystemVerilog進(jìn)行功能驗證，通過開源方法學(xué)，在EDA行業(yè)內(nèi)提供更高的相互協(xié)作，將會進(jìn)一步加快這一的趨勢，”Denali Software公司CEO兼總裁Sanjay Srivastava說?！翱梢浦残允顷P(guān)鍵，而OVM通過多供應(yīng)商支持解決了這個問題。OVM與庫非常吸引我們廣泛的驗證IP客戶群，我們將會通過現(xiàn)有的對SystemVerilog和AVM的支持鼓勵迅速向OVM的轉(zhuǎn)型。我們已經(jīng)投入巨資開發(fā)一種尖端的SystemVerilog流程，用于我們自己的設(shè)計IP產(chǎn)品，并且將會利用OVM進(jìn)一步提高我們的SystemVerilog領(lǐng)先地位?！?

“OVM提供了我們一直期待的東西：一個單一的開放、強大而又可互用的驗證方法學(xué)，”塞爾維亞貝爾格萊德市的HDL Design House公司總裁Predrag Markovic說。“這大大簡化了我們的開發(fā)和支持過程，并且將會加快將VIP和驗證環(huán)境組件遞交給我們的客戶?，F(xiàn)在，客戶將可以從即插即用型驗證IP中獲益。這對所有人來說都是雙贏的結(jié)果?！?

對基于事務(wù)處理的建模和系統(tǒng)級驗證的內(nèi)在支持

OVM支持SystemVerilog的事務(wù)級提取和RTL的獨特組合，以及和其它支持系統(tǒng)級設(shè)計和驗證的高級語言的混合應(yīng)用。下一代系統(tǒng)級芯片（SoC）設(shè)計已經(jīng)提高了事務(wù)處理級建模和驗證領(lǐng)域的需求。不斷提高的需求包括需要結(jié)合基于軟件模擬、基于硬件的驗證平臺，以及已建立的事務(wù)處理級接口標(biāo)準(zhǔn)。

“隨著復(fù)雜SoC設(shè)計的需求不同的驗證技術(shù)，Doulos致力于成為OVM培訓(xùn)的首要供應(yīng)商，”Doulos CEO Robert Hurley說?！癈adence與Mentor提供一種植根于IEEE 1800、支持事務(wù)級建模、EDA工具相互協(xié)作，并相互支持VIP的的承諾，與我們通過培訓(xùn)支持全球客戶，讓他們發(fā)揮OVM的最大效用的承諾是一致的?！?

供應(yīng)情況

OVM預(yù)計將于2007年第三季度向某些客戶預(yù)先發(fā)布。包含方法學(xué)和支持庫的成品版正式發(fā)布預(yù)計為今年第四季度。2008年預(yù)計將會添加更多的新功能。Cadence與Mentor已經(jīng)共同協(xié)作，保證OVM將可以在他們的模擬器上運行，并且可以向下兼容他們現(xiàn)用的環(huán)境，如Mentor Graphics的AVM，以及Cadence的Incisive? Plan-to-Closure Methodology (URM 模塊)。 linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）