芯片設計新趨勢 內(nèi)核連接技術漸顯重要性

    阿加瓦表示，如果要生產(chǎn)集成有大量內(nèi)核的處理器，就必須解決如何相互連接各個內(nèi)核的問題。 

    對這一問題多年的研究催生了Tilera。Tilera已經(jīng)開發(fā)出整合有64個內(nèi)核、支持高速網(wǎng)絡連接的芯片，各個內(nèi)核間的數(shù)據(jù)傳輸速率將能夠達到32Tbps。 

    Tilera表示，其名為Tile64的芯片能夠提供相當于至強芯片10倍的性能，而能耗則要低得多。Tile64的性能相當于德州儀器|儀表數(shù)字信號處理器的40倍。 

    64個內(nèi)核還只是個開端。本周一，阿加瓦和Tilera的其它官員將于本周一在HotChips會議上進一步討論Tile64的架構。Tilera在試圖解決目前計算機設計人員面臨的最棘手的問題之一：緩慢、擁擠的數(shù)據(jù)通道。 

    數(shù)十年來，芯片速度和晶體管數(shù)目一直在穩(wěn)步、快速增長，但總線和內(nèi)核間互連的數(shù)據(jù)通道的發(fā)展速度則要慢得多。在過去十年中，AMD芯片中使用的HyperTransport可能是這一方面最大的進展，是Athlon芯片性能提高的一個重要原因。 

    安迪在6月份一次會議上說，芯片的基本限制將不再是內(nèi)核性能，而是I/O性能。Sun一直在開發(fā)一項名為鄰近通訊（proximi 

    tycommunication）的技術，它能夠使不同的芯片相互通訊。Sun還沒有公布這項技術。 

    去年9月份，英特爾的賈斯廷公布了一款產(chǎn)品：內(nèi)核通過嵌入式網(wǎng)絡連接起來的80內(nèi)核芯片。阿加瓦說，英特爾的芯片在概念上與Tile64相似。英特爾的80內(nèi)核芯片使用了ThroughSiliconVias技術，能夠大幅度提高芯片-內(nèi)存間的數(shù)據(jù)傳輸通道。Tile64則使用了傳統(tǒng)的內(nèi)存控制器。 

    Tilera已經(jīng)向客戶交付了樣品芯片，并計劃于第四季度以商業(yè)規(guī)模交付芯片。Tilera目前有包括3Com和TopLayer在內(nèi)的12家客戶。 

    Tile64是由小型模塊構成的。每個模塊由一個時鐘頻率為600MHz-1GHz的RISC內(nèi)核和一個交換機構成，交換機能夠向上、下、左、右四個方向傳輸數(shù)據(jù)。這些交換機構成了一個名為iMesh的mesh網(wǎng)絡，供芯片通訊使用。 

    根據(jù)事務的類型不同，mesh網(wǎng)絡本身也被劃分為5個層。一個層處理緩存-緩存的傳輸，另一個層則用于處理流媒體。 

    每個模塊包含有2個緩存區(qū)。盡管每個模塊都有自己的緩存區(qū)，但模塊可以訪問所有的緩存區(qū)。平均每個模塊的能耗在170-300毫瓦之間。當處于空閑狀態(tài)時，內(nèi)核能夠關閉自己，以降低能耗。 

    芯片的尺寸和性能取決于它整合的模塊數(shù)量。第一款產(chǎn)品將整合有64個模塊和5MB的分布式緩存。Tilera表示，明年將推出一款價格較低的36內(nèi)核版本，然后在2008年年底或2009年推出集成有120個內(nèi)核的芯片。一個芯片上的內(nèi)核能夠被劃分成執(zhí)行不同計算任務的虛擬處理器。 

    性能較傳統(tǒng)芯片的提高直接來源于Tile64的設計。

與2、4個更大、更快、更復雜的內(nèi)核相比，低速內(nèi)核組成的分布網(wǎng)絡能夠更快速地完成計算任務。芯片的數(shù)據(jù)傳輸通道也更短。 

    Tile64運行Linux，能夠針對不同的應用軟件進行優(yōu)化。 

    什么產(chǎn)品需要這樣的計算能力？阿加瓦說，防火墻。垃圾郵件的爆炸式增長已經(jīng)催生了一個能夠精確和徹底地檢查數(shù)據(jù)包和刪除無效數(shù)據(jù)包的網(wǎng)絡設備市場。 

    視頻點播、高清視頻、安全系統(tǒng)、視頻會議市場也在不斷增長，它們也需要更快的系統(tǒng)。這類計算任務將淡化內(nèi)核在計算世界中的角色。阿加瓦說，芯片越來越多地成為了幕后角色，系統(tǒng)的重要性在日益提高。