Renesas完成新一代微控制器CPU內(nèi)核的設(shè)計(jì)

　　瑞薩宣布該公司已完成了一個(gè)創(chuàng)新的新型CISC(復(fù)雜指令集計(jì)算機(jī))CPU架構(gòu)設(shè)計(jì)，它將賦予瑞薩未來一代CISC微控制器(MCU)在代碼效率、處理性能和功耗方面無與倫比的能力。采用了新型架構(gòu)的產(chǎn)品將以“RX”系列命名。

　　RX是瑞薩第一個(gè)eXtreme MCU內(nèi)核系列，將在未來幾年賦予許多最終系統(tǒng)以出眾的性能和多功能性。隨著建立在新

　　型CPU的16位和32位型號(hào)基礎(chǔ)上的RX器件的面市，瑞薩期待這些產(chǎn)品將加速其MCU業(yè)務(wù)的擴(kuò)展，并支持公司的無處不在的網(wǎng)絡(luò)社會(huì)愿景。

　　今天的嵌入式系統(tǒng)需要更高性能、多種功能和采用先進(jìn)技術(shù)的更復(fù)雜的設(shè)計(jì)。因此，隨著系統(tǒng)復(fù)雜性和程序規(guī)模的增加，MCU必須運(yùn)行得更快和更有效率，以便實(shí)時(shí)執(zhí)行大型應(yīng)用程序。

　　瑞薩擁有廣泛的MCU產(chǎn)品線，包括M16C、H8S、R32C和H8SX系列，可以滿足16位和32位市場需求。對(duì)這些流行器件的全球強(qiáng)勁需求，以及尤其是32位市場持續(xù)增長的市場預(yù)測，促使瑞薩在使新型架構(gòu)成為現(xiàn)實(shí)所必需的實(shí)質(zhì)性研發(fā)資源方面進(jìn)行了投資。

　　新型RX架構(gòu)實(shí)現(xiàn)了一些重要特性，可以充分滿足以下在2007年5月宣布的目標(biāo)：

　　1.最高工作頻率：200MHz

　　2.處理性能(MIPS/MHz)：1.25 MIPS/MHz(Dhrystone v2.1基準(zhǔn))

　　3.高代碼效率：與現(xiàn)有產(chǎn)品相比目標(biāo)代碼量減少了30%

　　4.低功耗：0.03 mA/MHz

　　5.與現(xiàn)有產(chǎn)品的兼容性和可擴(kuò)展性

　　采用強(qiáng)大的CISC指令的新型RX架構(gòu)將提供這些增強(qiáng)的性能，同時(shí)將瑞薩現(xiàn)有的CISC架構(gòu)統(tǒng)一成單一平臺(tái)。新的平臺(tái)將兼容現(xiàn)有的CISC產(chǎn)品，有助于客戶節(jié)省其投資。預(yù)計(jì)第一款增強(qiáng)型MCU將于2009年第二季度面市。主要目標(biāo)市場包括辦公自動(dòng)化、數(shù)字消費(fèi)類電子產(chǎn)品和工業(yè)系統(tǒng)。

　　•快速、高性能CPU——新型架構(gòu)可實(shí)現(xiàn)200MHz的高速運(yùn)行，每個(gè)時(shí)鐘周期可以同時(shí)處理更多的指令：Dhrystone v2.1基準(zhǔn)測得的結(jié)果為1.25MIPS/MHz。

　　該新型CPU采用了哈佛(Harvard)架構(gòu)，可以提供獨(dú)立的地址和數(shù)據(jù)通道，有助于實(shí)現(xiàn)一個(gè)周期內(nèi)的指令執(zhí)行和數(shù)據(jù)存取。這種單周期能力已使用經(jīng)過現(xiàn)場驗(yàn)證的瑞薩MCU進(jìn)行了測試和驗(yàn)證。為了確保盡可能最高的性能，瑞薩對(duì)該架構(gòu)進(jìn)行了廣泛的設(shè)計(jì)和測試工作。因此，新型架構(gòu)通過寄存器、指令和地址模式的有效利用進(jìn)行了充分的優(yōu)化。此外，它還有16個(gè)32位通用寄存器，有助于CPU處理所有可用寄存器的數(shù)據(jù)和地址。

　　•片上浮點(diǎn)單元——為了實(shí)現(xiàn)高度先進(jìn)的實(shí)時(shí)控制和多媒體應(yīng)用，RX CPU集成了一些關(guān)鍵功能，如乘、加、除和乘/加算法。它還采用了一個(gè)用來處理多種數(shù)據(jù)類型的符合IEEE754的32位單精度浮點(diǎn)處理單元(FPU)。該FPU可縮短數(shù)據(jù)處理任務(wù)、循環(huán)次數(shù)所需的數(shù)學(xué)計(jì)算的計(jì)算時(shí)間，以及任何發(fā)生事件的響應(yīng)時(shí)間，從而提高了實(shí)時(shí)性能。

　　•非常高效的代碼利用率——RX CPU內(nèi)核有4GB的地址空間，可支持包括索引寄存器和后增量寄存器間接等十二種類型地址模式。新型CPU內(nèi)核支持1至9個(gè)字節(jié)的字節(jié)單元可變長度執(zhí)行指令。它可以將1或2個(gè)字節(jié)指令分配給最常用的功能。所有這些增強(qiáng)都可以編譯較小程序存儲(chǔ)空間的應(yīng)用代碼，從而降低了總系統(tǒng)成本。瑞薩預(yù)期，與現(xiàn)有瑞薩器件相比，新型內(nèi)核將提高百分之三十以上的代碼效率。

　　•低功耗——新開發(fā)的將用來制造采用RX架構(gòu)MCU的90 nm工藝是一種低功耗、低漏電技術(shù)。當(dāng)CPU處于全速運(yùn)行狀態(tài)時(shí)，邏輯和電路設(shè)計(jì)的改進(jìn)有助于新型架構(gòu)在激活模式下實(shí)現(xiàn)0.03mA/MHz或更低的功耗。

　　•兼容性和可擴(kuò)展性——為了向客戶提供更高性能的MCU或其他可兼容器件的無縫升級(jí)路徑，瑞薩計(jì)劃為所有采用RX架構(gòu)的器件提供一整套開發(fā)工具。新的工具鏈有望簡化系統(tǒng)設(shè)計(jì)和應(yīng)用代碼的移植，因此客戶可以用更少的時(shí)間完成新產(chǎn)品的開發(fā)。新的工具鏈包括一個(gè)可保證代碼復(fù)用的C編譯器，可以保護(hù)客戶在H8和M16C系列上的投資。