基于dds的快速跳頻頻率合成器的設(shè)計(jì)

跳頻通信是擴(kuò)頻通信的一種主要形式。由于其具有抗干擾、抗截獲的能力，并能做到頻譜資源共享，在當(dāng)前軍事抗干擾通信系統(tǒng)中被廣泛應(yīng)用。跳頻通信系統(tǒng)的一項(xiàng)重要參數(shù)是頻率的跳變速度。它在很多程度上決定了跳頻通信系統(tǒng)抗跟蹤式干擾的能力，這一點(diǎn)在電子對(duì)抗中尤為重要。因此，快速跳頻頻率合成器的設(shè)計(jì)就成為跳頻通信的關(guān)鍵之一。

目前頻率合成主有三種方法：直接模擬合成法、鎖相環(huán)合成法和直接數(shù)字合成法。直接模擬合成法利用倍頻（乘法）、分頻（除法）、混頻（加法與減法）及濾波，從單一或幾個(gè)參數(shù)頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快（小于100ns），但是體積大、功耗大，目前已基本不被采用。鎖相環(huán)合成法通過(guò)鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算。該方法結(jié)構(gòu)簡(jiǎn)化、便于集成，且頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中。直接數(shù)字合成（DDS）是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。這種方法簡(jiǎn)單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。本文將介紹DDS的工作原理，并給出基于DDS的跳頻頻率合成器的設(shè)計(jì)。

1 DDS的結(jié)構(gòu)及工作原理

直接數(shù)字頻率合成是采用數(shù)字化技術(shù)，通過(guò)控制和位的變化速度，直接產(chǎn)生各種不同頻率信號(hào)的一種頻率合成方法。DDS的結(jié)構(gòu)原理圖如圖1所示，它由相位累加器、正弦ROM表、D/A轉(zhuǎn)換器等組成。參考時(shí)鐘fr由一個(gè)穩(wěn)定的晶體振蕩器產(chǎn)生，用它來(lái)同步整個(gè)合成器的各個(gè)組成部分。相位累加器由N位加法器與N位相位寄存器級(jí)聯(lián)構(gòu)成，類似于一個(gè)簡(jiǎn)單的加法器。每來(lái)一個(gè)時(shí)鐘脈沖，加法器就將頻率控制字K與相位寄存器輸出的累加相位數(shù)據(jù)相加，然后把相加后的結(jié)果送至相位累加器的數(shù)據(jù)輸入端。相位寄存器就將加法器在上一時(shí)鐘作用后產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)將相位數(shù)據(jù)與頻率控制字相加。這樣，相位累加器在參考時(shí)鐘的作用下進(jìn)行線性相位累加。當(dāng)相位累加器累加滿量進(jìn)，就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就合成信號(hào)的一個(gè)周期，累加器的溢出頻率也就是DDS的合成信號(hào)頻率。

圖1 DDS的結(jié)構(gòu)原理圖
DDS的工作原理是：在參考時(shí)鐘fr的控制下，頻率控制字K由累加器加以得到相應(yīng)的相位數(shù)據(jù)，把此數(shù)據(jù)作為取樣地址，來(lái)尋址正弦ROM表進(jìn)行相位-幅度變換，輸出不同的幅度編碼；再經(jīng)過(guò)D/A轉(zhuǎn)換器得到相應(yīng)的階梯波；最后經(jīng)低通濾波器對(duì)階梯波進(jìn)行平滑處理，即可得到由頻率控制字決定的連續(xù)變化的輸出正弦波。DDS的輸出頻率f0、參考時(shí)鐘頻率fr、相位累加器長(zhǎng)度N以及頻率控制字K之間的關(guān)系為：f0=K×fr/2NDDS的頻率分頻率為：Δf0=fr/2N由于DDS的最大輸出頻率受奈斯特抽樣定理限制，所以fmax=fr/2。

2 DDS的特點(diǎn)及跳頻能力

新一代的直接數(shù)字頻率合成器采用全數(shù)字的方式實(shí)現(xiàn)頻率合成，與傳統(tǒng)的頻率合成技術(shù)相比，具有以下特點(diǎn)：（1）頻率轉(zhuǎn)換快。直接數(shù)字頻率合成是一個(gè)開環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，其頻率轉(zhuǎn)換時(shí)間主要由頻率控制字狀態(tài)改變所需的時(shí)間及各電路的延時(shí)時(shí)間所決定，轉(zhuǎn)換時(shí)間很短。（2）頻率分辨率高、頻點(diǎn)數(shù)多。DDS輸出頻率的分辨率和頻點(diǎn)數(shù)隨機(jī)位累加器的位數(shù)的增長(zhǎng)而呈指數(shù)增長(zhǎng)。分辨率高達(dá)μHz。（3）相位連續(xù)。DDS在改變頻率時(shí)只需改變頻率控制字（即累加器累加步長(zhǎng)），而不需改變?cè)械睦奂又?，故改變頻率時(shí)相位是連續(xù)的。（4）相位噪聲小。DDS的相位噪聲主要取決于參考源的相位噪聲。（5）控制容易、穩(wěn)定可靠。衡量跳頻頻率合成器性能指標(biāo)的因素有：頻率范圍、頻率分辨率、頻率轉(zhuǎn)換時(shí)間、頻率準(zhǔn)確度和穩(wěn)定度、頻譜純度等。其中，跳頻速度和頻率點(diǎn)數(shù)是決定跳頻通信系統(tǒng)性能的主要因素，系統(tǒng)的抗干擾和保密能力隨頻率點(diǎn)數(shù)的增高和跳速的加快而加強(qiáng)。從DDS的特點(diǎn)可以看出，直接數(shù)字頻率合成器各個(gè)性能指標(biāo)都較高，特別是其頻率轉(zhuǎn)換速度，因此它是實(shí)現(xiàn)快速跳頻頻率合成器的最佳選擇。

3 基于DDS的跳頻頻率合成器的設(shè)計(jì)

下面將給出一種基于DDS的快速跳頻頻率合成器的設(shè)計(jì)。

3.1 DDS芯片的選擇

現(xiàn)在流行的DDS產(chǎn)品以Analog Devices公司的最多，主要有AD7008、AD9830～AD9835、AD9850～AD9854等十幾種芯片，形成從0～120MHz的寬輸出頻率范圍系列。此外，Qualcomm公司也有Q2334、Q2368等產(chǎn)品。該方案使用Analog Devices公司推出的新一代DDS芯片AD9952，該新芯片能以早期DDS十分之一的功耗提供頻率高達(dá)400MHz的內(nèi)部時(shí)鐘。此外，與以往的DDS芯片相比，該芯片還具有以下優(yōu)點(diǎn)：（1）內(nèi)部集成14位的D/A轉(zhuǎn)換器。以往DDS芯片的A/D轉(zhuǎn)換器最多為12位。（2）可進(jìn)行sin(x)/x校正。通過(guò)反sin(x)/x函數(shù)濾波器對(duì)DAC的輸入數(shù)據(jù)進(jìn)行預(yù)均衡，補(bǔ)償DAC的sin(x)/x函數(shù)的起伏特性，使幅特性變得平坦。（3）內(nèi)有可編程的相位/幅度抖動(dòng)電路。相位抖動(dòng)可減小相位截短帶來(lái)的雜散，而幅度抖動(dòng)可減小D/A轉(zhuǎn)換器量化誤差帶來(lái)的雜散，因此較好地解決了DDS的雜散問(wèn)題。

3.2 頻率合成方案

圖2是以DDS為核心的跳頻頻率合成器的結(jié)構(gòu)框圖。它主要由DSP、AD9952、時(shí)間產(chǎn)生電路、濾波器等組成。DSP采用TI公司的TMS320C54X，負(fù)責(zé)跳頻圖案的產(chǎn)生，并控制DDS芯片AD9952的工作。
3.2.1 DDS的時(shí)鐘AD9952內(nèi)含振蕩電路，因此外加一晶體就可產(chǎn)生系統(tǒng)時(shí)鐘。也可以不用內(nèi)部振蕩電路而直接引入外部時(shí)鐘信號(hào)。外部時(shí)鐘信號(hào)可以是單端信號(hào)或差分信號(hào)，并且可以通過(guò)配置相應(yīng)的控制寄存器和控制信號(hào)，得到不同的時(shí)鐘模式。為了減少共模干擾，通常采用差分外部時(shí)鐘輸入方法。本電路中使用高穩(wěn)定度的有源晶振，然后由差分接收器MC100LVEL16D將晶振輸出的單端信號(hào)轉(zhuǎn)換為符合AD9952的差分信號(hào)。
3.2.2 AD9952與DSP的接口設(shè)計(jì)AD9952與以往的DDS芯片不同，只有串行接口，沒有并行接口。AD9952串口是同步串行通信口，易于和工業(yè)上的微控制器和微處理器相連；且兼容大多數(shù)的步傳輸格式，可支持SPI協(xié)議和Intel 8051 SSR協(xié)議。在本方案中就使用了SPI協(xié)議。SPI是Motorola公司推出的一種同步串行接口，支持高的數(shù)據(jù)傳輸速率，是目前使用比較多的串行總線接口；SPI接口是一種主從式配置，包括1個(gè)主設(shè)備和1個(gè)或者多個(gè)從設(shè)備。SPI接口有四個(gè)信號(hào)：串行數(shù)據(jù)主入從出信號(hào)（MISO）、串行數(shù)據(jù)主出從入信號(hào)（MOSI）、串行時(shí)鐘信號(hào)（SCK）、從設(shè)備使能信號(hào)（SS）。TMS320C54X系列DSP提供一種多通道緩沖串行口（McBSP），通過(guò)相關(guān)的控制和配置寄存器，可支持多種串行通信方式和協(xié)議。McBSP中的傳輸時(shí)鐘具有停止模式控制選項(xiàng)，保證了與SPI協(xié)議的兼容。McBSP包括6個(gè)引腳，分別是串行數(shù)據(jù)發(fā)送信號(hào)（DX）、串行數(shù)據(jù)接收信號(hào)（DR）、發(fā)送串行時(shí)鐘信號(hào)（CLKX）、接收串行時(shí)鐘信號(hào)（CLKR）、發(fā)送幀同步信號(hào)（FSX）和接收幀同步信號(hào)（FSR）。當(dāng)McBSP設(shè)置為停止方式時(shí)，發(fā)送和接收在內(nèi)部實(shí)現(xiàn)同步，這使得McBSP可作為SPI的主設(shè)備或者從設(shè)備。McBSP的發(fā)送時(shí)鐘（CLKX）對(duì)應(yīng)于SPI串行時(shí)鐘（SCK）；發(fā)送幀同步信號(hào)（FSK）對(duì)應(yīng)于SPI使能信號(hào)（SS）。方案中DSP為主設(shè)備，AD9952為從設(shè)備，二者之間的連接見圖2。發(fā)送輸出信號(hào)DX作為MOSI，接AD9952的SDIO；接收輸入信號(hào)DR作為MISO，接AD9952的SDO。McBSP通過(guò)提供串行時(shí)鐘來(lái)控制傳輸，CLKX只在包傳輸期間有效，當(dāng)不進(jìn)行包傳輸時(shí)，它保持無(wú)效。CLKX引腳此時(shí)應(yīng)設(shè)置為輸出，CLKR引腳在內(nèi)部與其相連。McBSP的FSX引腳為從設(shè)備提供一個(gè)使能信號(hào)SS，此時(shí)FSK引腳設(shè)置為輸出，在每個(gè)包發(fā)送時(shí)，產(chǎn)生一個(gè)幀信號(hào)。同時(shí)，數(shù)據(jù)延時(shí)參數(shù)必須設(shè)為1。

3.2.3 濾波器的設(shè)計(jì)DDS采用數(shù)字化技術(shù)，最終合成信號(hào)是經(jīng)D/A轉(zhuǎn)換后得到的。其頻譜含有很豐富的高次頻譜分量，必須將它們?yōu)V除，才能得到頻譜純凈的正弦波輸出，因此要求濾波器的衰減特性要陡直，延遲時(shí)間要短。這里采用七階橢圓函數(shù)低通濾波器。

3.2.4 應(yīng)注意的問(wèn)題該電路是高速?；旌想娐罚谥谱鱌CB板時(shí)，一定要注意數(shù)模干擾問(wèn)題。為此，PCB板一定要使用四層板。在進(jìn)行電路布局時(shí)，將數(shù)字部分和模擬部分分開；將電源層分為數(shù)字電源和模擬電源；將地層分為數(shù)字地和模擬地。每個(gè)有源器件的電源都要加去耦電容，并且盡可能地靠近電源輸入處以幫助濾除高頻噪聲。直接數(shù)字頻率合成具有頻率轉(zhuǎn)換速度快、頻率分辨率高、輸出相位連續(xù)和全數(shù)字化、易于集成、易于控制等優(yōu)點(diǎn)，是跳頻系統(tǒng)中頻率合成器的理想選擇。不過(guò)，受器件水平的限制，輸出信號(hào)的頻率上限不夠高。隨著數(shù)字集成技術(shù)的飛速發(fā)展，這一問(wèn)題將逐漸得到解決。DDS構(gòu)成的頻率合成器必將成為快速跳頻通信系統(tǒng)頻率合成器的主流。