數字化全雙工語音會議電路(06-100)

　　語音會議和全雙工語音會議

　　“語音會議”常被稱為“電話會議”，但電話會議只是語音會議的形式之一。實際上，語音會議的用戶終端并不限于電話機，也可以是調度機、會議機、指揮機等各種通信設備的語音終端；語音會議的通信網絡也并不限于普通的二線制PSTN電話網絡，還可以是四線制的語音網絡、專用的無線通信網絡或者有線/無線結合的綜合通信網絡。

　　在語音會議中，每個與會者都可以收聽會議，但不一定能夠發言。如果與會者要通過申請才能發言，那么習慣上稱其為“半雙工”語音會議。要申請發言，并不是一件方便的事。因為既然是半雙工，與會者在自己的終端上說話會議是聽不到的，他要么再用別的通信設備來向會議主持者提出他的發言請求，要么就只能在自己的終端上通過語音以外的方式來發出申請，如拍打叉簧開關或按雙音多頻撥號鍵來發出信號等。

　　如果每個與會者除了能夠收聽會議外，還可以自由發言，那么就是“全雙工”語音會議。這里的“自由”是指電路上能夠讓與會者的語音隨時發出供大家收聽，至于會議規則是允許或是禁止某個用戶在某個時段發言則另當別論。顯然，全雙工會議更方便，更有效率。但全雙工會議的電路要復雜得多，尤其是較大門次(32門以上)的全雙工語音會議。
　　
　　語音會議的實現方法

　　無論是哪種語音會議，主要采用的都是語音求和技術。實現方法是把所有發言者的語音信號求和后發送給各個有權收聽的與會者，但每路都不能接收自己發送的語音，以避免自發自收的反饋信號造成回聲嘯叫。在最簡單的情況下，每個與會者的收聽權是相等的，如果這時每路的收發語音已分離(四線制或經過了二/四線變換)，那么有兩種實現方法：一種是把除本路以外的n-1路(n為會議用戶數)發送語音求和后送給本路接收，用模擬語音電路來實現時需要用到n個n-1路的語音加法器；另一種方法是把全部的發言都相加后減去某個用戶的發言再發送給這個用戶，用模擬電路時需要用到1個n路的加法器和n個2路的減法器。每個加/減法器的模擬電路都可以用運算放大器和若干個電阻來實現。第二種方法由于求和的路數少，雖然多用1個運放，卻可少用許多電阻和連線。但用第二種方法時，如果模擬減法器的增益沒有調到使本路語音完全被抵消，就會產生收發串音。

　　在模擬式語音會議電路中，如果需要視情況決定是否接受每個與會者的發言申請，那么還要增加模擬開關來控制每路語音是否參加求和運算。

　　當開關數量多時，還必須加入譯碼電路來分別選通這些開關。由于不得不使用大量運放、電阻、模擬開關、譯碼器及信號線和控制線，使得大門次的模擬式語音會議電路變得十分煩瑣復雜，集成度低，功耗大。

　　如果語音會議系統建立在PCM/TDM(脈沖編碼調制/時分多路復用)數字交換平臺上，這時處理的是數字化了的語音信號，一般可用ASIC(特定用途集成電路)器件來實現數字化語音會議功能， 如Zarlink公司的MT8924、ST公司的M34116等芯片。ASIC器件使用方便、成本低，但通常只能處理1幀PCM信號中32個時隙的語音。如果要實現大門次的全雙工會議，就只有把多片這類器件組合起來復用，為此還得再配上時隙交換芯片(如MT8980等)來調整各路信號的時隙關系、增加譯碼電路來分別選通各片器件。這一來電路的復雜度又增加了，而且功能更改困難。

　　相比之下，FPGA技術能夠提供一個集成度更高、更靈活的解決方案。FPGA的優勢在于，能夠輕易地在其芯片內設計和配置出大量并行工作的加/減法器，來處理多路語音信號。FPGA片內的加/減法器是純硬件結構，能夠相當精確地設計其語音輸出入信號的時序關系，并可通過EDA軟件準確地預測和仿真電路的實時特性。這對于語音之類實時性要求很高的信號來說是十分重要的。FPGA成本低廉，用來實現全雙工語音會議功能時，除配置芯片外不需要再加其它外圍芯片，十分接近于單芯片的解決方案。